EP9100C-30 vs EP910DC-30 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP9100C-30 নির্দিষ্ট Altera ও EP910DC-30 নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP9100C-30 | EP910DC-30 |
|---|---|---|
| ব্র্যান্ড | Altera | Intel |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Family | Altera Classic EPLD | Classic EPLD (EP910 series) |
| Logic Density | 900 usable gates (approx.) | — |
| Macrocells | 48 | 24 |
| Flip-Flops | 24 | — |
| Dedicated Inputs | 24 | 36 |
| Propagation Delay (tPD) | 30 ns | 30 ns (max) |
| Maximum Toggle Frequency (fMAX) | 62.5 MHz | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V (5 V nominal) | — |
| I/O Standard | TTL-compatible | — |
| Technology | CMOS, UV-erasable (window) or OTP | — |
| অপারেটিং তাপমাত্রা | 0C to +70C (commercial) | 0C to +70C (commercial) |
| প্যাকেজ | 40-pin ceramic DIP (CDIP) / 44-pin PLCC (windowed) / 40-pin PDIP | DIP-40 (through-hole, 600 mil) |
| Programming Method | JEDEC via Altera APU or compatible programmer | UV-Erasable / OTP |
| মাউন্টিং টাইপ | Through-Hole (DIP) / Surface Mount (PLCC) | Through-Hole |
| RoHS স্ট্যাটাস | [DATA_NEEDED: rohs_status] | — |
| Military Grade Variant | EP9100C-30/883 (MIL-STD-883 compliant) | — |
| Architecture | — | PAL-type AND-OR sum-of-products, CMOS |
| Gate Count | — | 900 usable gates |
| Clock Frequency (fCNT) | — | 33.3 MHz |
| Outputs (Macrocells) | — | 24 |
| External Clock Pins | — | 2 (CLK1, CLK2) |
| সাপ্লাই ভোল্টেজ | — | 5 V |
| Process Technology | — | CMOS |