EP910IPC-12 vs EP910DC-15 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP910IPC-12 নির্দিষ্ট Altera ও EP910DC-15 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP910IPC-12 | EP910DC-15 |
|---|---|---|
| ব্র্যান্ড | Altera | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Family | Classic EPLD | Altera Classic EPLD |
| Macrocells | 24 | 24 |
| Usable Gates | 450 | — |
| Maximum Operating Frequency (fMAX) | 76.9 MHz | — |
| Pin-to-Pin Propagation Delay (tPD) | 12 ns | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V (5 V nominal) | 5 V (typical) |
| Dedicated Inputs | 10 | 12 |
| I/O Pins | 24 | — |
| প্যাকেজ | 40-pin PDIP | 24-pin ceramic DIP (DC) |
| মাউন্টিং টাইপ | Through Hole | Through-Hole |
| Technology | CMOS EPLD (UV-erasable or OTP) | CMOS EPROM, UV-erasable |
| অপারেটিং তাপমাত্রা | -40C to +85C (industrial) | 0C to +70C (commercial) |
| Programming Toolchain | MAX+PLUS II | — |
| Logic Capacity | Equivalent to ~24 PAL16V8s | — |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: not explicitly stated in verified data] |
| Device Density | — | 900 usable gates |
| Logic Elements | — | [DATA_NEEDED: exact LE count] |
| Bidirectional I/O Pins | — | 12 |
| Flip-Flops | — | 10 |
| Product Terms per Macrocells | — | 24 |
| Maximum Propagation Delay (tPD) | — | 15 ns |
| Speed Grade | — | 15 |
| MSL লেভেল | — | [DATA_NEEDED: MSL level] |