EP910PC-25 vs EP910IPC-15 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP910PC-25 নির্দিষ্ট Altera ও EP910IPC-15 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP910PC-25 | EP910IPC-15 |
|---|---|---|
| ব্র্যান্ড | Altera | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Product Family | Classic EPLD | — |
| Usable Gates | 900 | — |
| Integration Gates (typical) | 4800 | — |
| Macrocells | 24 | 24 |
| Pin-to-Pin Delay (tPD) | 25 ns | — |
| Maximum Operating Frequency (fMAX) | 33.3 MHz | — |
| Supply Voltage (VCC) | 5 V +/- 10% | 4.75 V to 5.25 V |
| Technology | CMOS EPROM | — |
| প্যাকেজ | PDIP-24 (Plastic DIP) | PDIP-40 (Plastic DIP, 40-pin) |
| পিন সংখ্যা | 24 | 40 |
| Dedicated Inputs | 10 | 12 |
| Dedicated I/O Pins | 12 | — |
| TTL Compatibility | 100% TTL emulation | — |
| অপারেটিং তাপমাত্রা | 0C to +70C (commercial) | 0C to +70C (commercial, IPC suffix) |
| Erasure Method | Not erasable in plastic package (windowless) | — |
| Device Family | — | Altera Classic EPLD (EP910 series) |
| Product Type | — | Erasable Programmable Logic Device (EPLD) |
| Architecture | — | PAL-type, CMOS |
| I/O Pins | — | 24 |
| Product Terms | — | 240 |
| External Clocks | — | 2 |
| Propagation Delay (tPD) | — | 15 ns |
| মাউন্টিং টাইপ | — | Through-Hole |
| Process Technology | — | CMOS |
| Programming Method | — | JEDEC fuse map via Altera EPLD programmer |
| RoHS স্ট্যাটাস | — | [DATA_NEEDED: rohs status not confirmed in verified data] |