EPC1L20 vs EPC2LC20 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPC1L20 নির্দিষ্ট Altera ও EPC2LC20 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPC1L20 | EPC2LC20 |
|---|---|---|
| ব্র্যান্ড | Altera | Altera |
| ক্যাটাগরি | Memory ICs | Memory ICs |
| লাইফসাইকেল স্ট্যাটাস | সক্রিয় | NRND |
| ইউনিট মূল্য (USD) | — | $7.20 |
| মেমরি টাইপ | OTP Configuration PROM (Flash) | Non-volatile configuration PROM |
| মেমরি সাইজ | 1 Mbit | 1.6 Mbit |
| Configuration Clock (max) | 8 MHz | — |
| Flash Access Time | 90 ns (approx.) | — |
| Max Read Bandwidth | 160 Mbps (16-bit DQ bus) | — |
| ইন্টারফেস | Serial / FPP configuration + JTAG (IEEE 1149.1) | — |
| সাপ্লাই ভোল্টেজ | 3.3 V (typical) | — |
| Programmability | One-Time Programmable (OTP) | — |
| প্যাকেজ | 20-pin PLCC (9x9 mm) | 20-pin PLCC (J-lead, 9x9 mm) |
| মাউন্টিং টাইপ | Through-Hole / Socket | Surface Mount |
| অপারেটিং তাপমাত্রা | [DATA_NEEDED: operating temperature range] | -40C to +85C (industrial) [DATA_NEEDED: exact grade from datasheet] |
| JTAG / ISP Support | Yes (IEEE 1149.1) | — |
| Compatible FPGA Series | Stratix, Cyclone, APEX, FLEX, ACEX, LUT-based families | — |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS compliance] | Non-Compliant (original Altera Pb-containing part) |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Configuration Interface | — | Serial (x1) to FPGA via DCLK/nCONFIG/nSTATUS/CONF_DONE |
| Programming Interface | — | IEEE 1149.1 (JTAG) ISP, 5.0-V and 3.3-V tolerant |
| Supply Voltage VCC | — | 3.0 V to 3.6 V (3.3-V operation) |
| ISP Voltage Range | — | 5.0 V or 3.3 V |
| Supported FPGA Families | — | ACEX 1K, APEX 20K/20KC/20KE, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, MAX 9000 |
| Cascade Support | — | Yes - daisy-chain multiple EPC2 devices via JTAG for larger bitstreams |
| Lead-Free Version | — | EPC2LC20N available as lead-free equivalent |
| Programming Support | — | Altera Programming Unit (APU), Quartus II, JTAG programmer |
| Boundary-Scan | — | IEEE 1149.1 compliant, 8-bit or 16-bit JTAG |