EPM3512AFI256-10N vs EPM3512ATC256-10N তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM3512AFI256-10N নির্দিষ্ট Altera ও EPM3512ATC256-10N নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

Altera
EPM3512AFI256-10N EPM3512AFI256-10N - 512-Macro MAX 3000A CPLD, 256-FBGA | Intel/Altera

EPM3512AFI256-10N - 512-Macro MAX 3000A CPLD, 256-FBGA | Intel/Altera

EPM3512AFI256-10N ⚠ শেষ কিনার সময়

বিশিষ্টতা তুলনা

পারামিটার EPM3512AFI256-10N EPM3512ATC256-10N
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস শেষবার কেনার সুযোগ Obsolete
Family MAX 3000A MAX 3000A
Series EPM3512 —
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Architecture CMOS EEPROM-based, MAX architecture —
Number of Macrocells 512 —
Number of Logic Array Blocks (LABs) 16 —
Usable Gates Up to 10,000 —
Number of User I/O 208 —
Total Pins 256 —
Pin-to-Pin Propagation Delay (tPD) 10 ns —
Maximum Counter Frequency 227.3 MHz —
Core Supply Voltage (VCCINT) 3.3 V (3.0 V to 3.6 V) 3.3 V
I/O Supply Voltage (VCCIO) 2.5 V or 3.3 V (5.0 V tolerant inputs) 1.8 V / 2.5 V / 3.3 V / 5.0 V (MultiVolt)
MultiVolt I/O Support 5.0 V / 3.3 V / 2.5 V —
In-System Programmability Yes - IEEE Std 1532 compliant —
JTAG Boundary Scan Yes - IEEE 1149.1 —
Program Memory EEPROM (non-volatile) —
প্যাকেজ 256-ball FineLine BGA (FBGA-256) FBGA-256 (FineLine BGA, 17x17 mm, 1.0 mm pitch)
মাউন্টিং টাইপ Surface Mount Surface Mount
অপারেটিং তাপমাত্রার পরিসর -40 °C to +85 °C (industrial) —
RoHS স্ট্যাটাস Compliant unknown
Speed Grade -10 (10 ns tPD) —
Macrocells — 512
Logic Array Blocks (LABs) — 16
Maximum User I/O Pins — 208
Propagation Delay (tPD1) — 10 ns
Programming Interface — JTAG (IEEE Std. 1149.1) - in-system programmable
অপারেটিং তাপমাত্রা — 0 C to +70 C (commercial, "C" suffix)
Process Technology — 0.30 um CMOS EEPROM
Lead-Free — unknown

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট