EPM3512AQC208-3N vs EPM3512AQC208-15N তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM3512AQC208-3N নির্দিষ্ট Altera ও EPM3512AQC208-15N নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

Altera
EPM3512AQC208-15N EPM3512AQC208-15N - 512-Macro CPLD MAX 3000A PQFP-208 | Altera

EPM3512AQC208-15N - 512-Macro CPLD MAX 3000A PQFP-208 | Altera

EPM3512AQC208-15N ⚠ শেষ কিনার সময়

বিশিষ্টতা তুলনা

পারামিটার EPM3512AQC208-3N EPM3512AQC208-15N
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete শেষবার কেনার সুযোগ
Family MAX 3000A MAX 3000A
Macrocells 512 —
User I/O Pins 172 —
Logic Array Blocks (LABs) 16 16
Macrocells per LAB 32 —
Pin-to-Pin Logic Delay 3 ns (speed grade -3) —
Global Clock Setup Time [DATA_NEEDED: actual tSU at 3 ns grade] —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 3.3 V (MultiVolt 1.8 V / 2.5 V / 3.3 V / 5.0 V tolerant) 2.5 V / 3.3 V (MultiVolt)
অপারেটিং তাপমাত্রা 0C to +70C (commercial) 0C to +70C (commercial)
প্যাকেজ PQFP-208 PQFP-208 (QC208)
মাউন্টিং টাইপ Surface Mount Surface Mount
Programming Technology EEPROM (non-volatile, in-system programmable) —
JTAG / Boundary Scan IEEE 1149.1 compliant —
ISP Compliance IEEE Std. 1532 —
RoHS স্ট্যাটাস [DATA_NEEDED: not stated in retrieved snippets] [DATA_NEEDED: RoHS status]
Lead-Free / Halogen-Free [DATA_NEEDED] —
Device Type — CPLD - Complex Programmable Logic Device
Macro Cells — 512
Maximum User I/O Pins — 172
Typical Usable Gates — 12,000
Number of Logic Elements — 512
Pin-to-Pin Delay (tPD) — 15 ns
Operating Supply Voltage (VCCINT) — 3.3 V
Programmable I/O Standards — LVTTL, LVCMOS, PCI (with external resistor)
In-System Programmability — Yes (IEEE Std. 1532 compliant)
Configuration Memory — EEPROM (non-volatile)
JTAG Support — Yes (BST/Boundary-Scan Test)

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট