EPM5016DC-17 vs EPM5016PC-1 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM5016DC-17 নির্দিষ্ট Altera ও EPM5016PC-1 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPM5016DC-17 | EPM5016PC-1 |
|---|---|---|
| ব্র্যান্ড | Altera | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 5000 EPLD |
| Macrocells | 16 | 16 |
| Logic Elements | [DATA_NEEDED: LE count for MAX 5000 family] | — |
| User I/O Pins (max) | 24 | — |
| Propagation Delay (tPD) | 17 ns | 35 ns |
| Counter Frequency (fCNT) | 67 MHz | — |
| Supply Voltage (VCC) | 5 V | 4.75 V to 5.25 V |
| I/O Standard | TTL-compatible | — |
| Process Technology | 0.75 micron CMOS EEPROM | — |
| প্যাকেজ | Ceramic DIP-24 (DC suffix) | PDIP-20 (plastic DIP, through-hole) |
| পিন সংখ্যা | 24 | 20 |
| মাউন্টিং টাইপ | Through-hole | — |
| অপারেটিং তাপমাত্রা | 0C to +70C (commercial) | 0 C to +70 C (commercial) |
| In-System Programmability | Yes (ByteBlaster / BitBlaster) | — |
| Configuration Memory | On-chip EEPROM (non-volatile) | CMOS EEPROM (UV-erasable) |
| RoHS স্ট্যাটাস | [DATA_NEEDED: confirmed compliance status from manufacturer] | Non-compliant (PDIP with SnPb leads, pre-RoHS era) |
| Usable Gates | — | 200 |
| Logic Array Blocks (LABs) | — | 1 |
| Maximum Frequency (fMAX) | — | 62 MHz |
| Setup Time (tSU) | — | [DATA_NEEDED: setup time ns] |
| Supply Current (ICC) | — | 50 mA typical |
| Programming Interface | — | Altera 4-pin JTAG-style (MasterBlaster / ByteBlaster) |