EPM5032DC-20 vs EPM5032DI-25 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM5032DC-20 নির্দিষ্ট Intel ও EPM5032DI-25 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM5032DC-20 EPM5032DI-25
ব্র্যান্ড Intel Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete NRND
Product Family MAX 5000 —
Device Type CPLD (Complex Programmable Logic Device) UV-erasable Programmable Logic Device (PLD)
Programmable Technology UV-Erasable / OTP EPROM —
Usable Gates 600 —
Macrocells 32 32
Maximum Frequency (fCNT) 71.4 MHz —
Pin-to-Pin Delay (tPD) 20 ns —
Speed Grade -20 —
Supply Voltage (VCC) 5 V —
প্যাকেজ 20-pin DIP (Windowed Ceramic, 0.3" wide) Ceramic DIP, windowed (UV-erasable)
মাউন্টিং টাইপ Through-Hole —
Logic Blocks 4 Logic Array Blocks (LABs) —
I/O Pins [DATA_NEEDED: I/O pin count for DIP-20 variant] —
অপারেটিং তাপমাত্রা [DATA_NEEDED: commercial/industrial/military grade] 0C to +70C (commercial)
RoHS স্ট্যাটাস Compliant (per IC-Components listing) [DATA_NEEDED: likely non-compliant due to ceramic DIP]
Lead Free [DATA_NEEDED: confirmed lead-free] —
Manufacturer Altera (now Intel Programmable Solutions Group) —
Programming Method Altera MAX+PLUS II / Quartus (legacy support) —
Family — MAX 5000
Architecture — PAL-type, CMOS, AND-OR sum-of-products
Product Terms — 320
Logic Gates — [DATA_NEEDED: equivalent gate count]
Dedicated Inputs — 7
Bidirectional I/O Pins — 16
Total Array Inputs — 24
Registered Outputs — 16
Global Clocks — 1
Propagation Delay (tPD) — 25 ns
Maximum Clock Frequency (fMAX) — 62.5 MHz
সাপ্লাই ভোল্টেজ — 5 V
Process Technology — CMOS
পিন সংখ্যা — [DATA_NEEDED: exact pin count - 24 or 28]
I/O Standard — TTL-compatible
Programmability — UV-erasable, EPROM-based
Development Tool — MAX+PLUS II / A+PLUS
Lifecycle — Not Recommended for New Designs (NRND)

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট