EPM5032JC vs EPM5032DC তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM5032JC নির্দিষ্ট Altera ও EPM5032DC নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPM5032JC | EPM5032DC |
|---|---|---|
| ব্র্যান্ড | Altera | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Family | MAX 5000 EPLD | MAX 5000 |
| Macrocells | 32 | 32 |
| Logic Gates | 600 usable gates | — |
| Maximum I/O Pins | 40 | — |
| Propagation Delay (tPD) | [DATA_NEEDED: specific speed grade value] | — |
| Supply Voltage (VCC) | 5 V | — |
| Input Type | TTL-compatible | — |
| আউটপুট টাইপ | TTL/CMOS-compatible | — |
| প্যাকেজ | PLCC-44 | DIP-24 (ceramic, windowed) |
| অপারেটিং তাপমাত্রা | 0C to +70C (commercial) | 0C to +70C |
| মাউন্টিং টাইপ | Surface Mount (J-lead) | Through-hole (DIP) |
| Programmability | UV-erasable (windowed ceramic) / OTP variants | — |
| Design Software | MAX+PLUS II / Quartus legacy | — |
| JEDEC Standard | JEDEC PLCC-44 footprint | — |
| RoHS স্ট্যাটাস | unknown | [DATA_NEEDED: RoHS status] |
| Lead-Free | unknown | — |
| Device Type | — | EPLD (Erasable Programmable Logic Device) |
| Logic Array Blocks (LABs) | — | 1 |
| Speed Grade | — | DC (commercial) |
| Technology | — | Bipolar EPROM, UV-erasable |
| Programmable Logic Elements | — | AND array + fixed OR array per macrocell |
| Configuration Memory | — | EPROM (UV-erasable via package window) |
| পিন সংখ্যা | — | 24 |
| Programming Tool | — | Altera MAX+PLUS II / A+PLUS legacy |
| লাইফসাইকেল স্ট্যাটাস | — | Obsolete (mature legacy) |