EPM5064JC-1 vs EPM5016DC-20 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM5064JC-1 নির্দিষ্ট Altera ও EPM5016DC-20 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM5064JC-1 EPM5016DC-20
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস NRND Obsolete
Family MAX 5000 MAX 5000
Device Type EPLD (Erasable Programmable Logic Device) EPLD (UV-Erasable Programmable Logic Device)
Macro Cells 64 —
Usable Gates 1250 (typical) —
Logic Elements 128 (Logic Array Blocks) —
Maximum Operating Frequency 33.3 MHz (fCNT) —
Pin-to-Pin Delay (tPD) [DATA_NEEDED: tPD typical/max in ns] —
Supply Voltage (VCC) 5 V nominal (4.75 V – 5.25 V) —
Process Technology 0.8 µm CMOS CMOS, UV-erasable
Programmable Pins 36 (typical I/O, 44-pin PLCC) —
Dedicated Inputs [DATA_NEEDED: dedicated input count] 7
প্যাকেজ 44-pin PLCC (J-lead, windowed ceramic) —
মাউন্টিং টাইপ Surface Mount (PLCC socket recommended) —
অপারেটিং তাপমাত্রা 0 °C to +70 °C (commercial, -JC suffix) [DATA_NEEDED: operating temperature range]
Erasure Method UV-erasable through quartz window —
Programming Method Altera Logic Programmer + MasterBlaster/ByteBlasterMV UV erase + EPROM-style programming via Altera programming hardware
JTAG Boundary Scan Not supported (classic MAX architecture) —
RoHS স্ট্যাটাস Non-compliant (windowed ceramic, contains Pb in glass frit) [DATA_NEEDED: RoHS compliance]
Military/Avionics SMD 5962-01-417-3750 (QML variant: EPM5064JM/883) —
Macrocells — 16
Product Terms — 160
I/O Pins — 8
Propagation Delay (tPD) — 20 ns
সর্বোচ্চ ক্লক ফ্রিকোয়েন্সি — 62.5 MHz
Maximum Supply Voltage — 5.25 V
Nominal Supply Voltage — 5.0 V
Architecture — PAL-type macrocell with Programmable Interconnect Array (PIA)
Package Type — 20-pin Ceramic DIP (Cerdip) with UV window
Package Suffix Code — DC = Ceramic DIP, Commercial
Speed Grade — -20 = 20 ns tPD

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট