EPM5128GC-1 vs EPM5128JC তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM5128GC-1 নির্দিষ্ট Altera ও EPM5128JC নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM5128GC-1 EPM5128JC
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete Obsolete
Family MAX 5000 —
Device Type UV-erasable CMOS CPLD EPLD / CPLD
Macrocells 128 —
Usable Gates 2,500 —
Dedicated Inputs 7 8
Maximum User I/O Pins 52 —
Nominal Supply Voltage 5 V —
Supply Voltage Range 4.75 V to 5.25 V —
Maximum Operating Frequency 62.5 MHz —
Propagation Delay (tPD) 16 ns (typical, -1 speed grade) 35 ns
প্যাকেজ PGA-96+ (Pin Grid Array, ceramic windowed) —
Technology CMOS, UV-erasable EPROM —
অপারেটিং তাপমাত্রা -40C to +85C (industrial) Commercial 0C to +70C
IOL / IOH 100 mA / 25 mA per pin (legacy figure, [DATA_NEEDED: verify exact drive spec]) —
Security Bit Programmable, prevents readback —
Programming Method UV erase + EPROM program (or device programmer) —
MSL লেভেল [DATA_NEEDED: MSL level] —
RoHS স্ট্যাটাস [DATA_NEEDED: RoHS compliance - ceramic PGA part is legacy] [DATA_NEEDED: RoHS status - legacy part]
Product Family — MAX 5000
Macrocell Count — 128
Logic Elements — Programmable AND/OR/XOR array
Supply Voltage (VCC) — 5 V (typical)
পিনের সংখ্যা — 68
Package Type — PLCC-68 (JLCC) ceramic, J-leaded
User I/O Pins — [DATA_NEEDED: user I/O pin count]
Configuration Memory — UV-erasable EPROM (windowed package)
Programming Interface — Altera MAX+PLUS II / A+PLUS / legacy programmer
মাউন্টিং টাইপ — Surface Mount (PLCC socket or solder)
Boundary Scan — JTAG IEEE 1149.1 (family feature)
Process Technology — CMOS EPROM
Lead-Free — [DATA_NEEDED: lead-free status]

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট