EPM5130LC vs EPM5130QC-1 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM5130LC নির্দিষ্ট Altera ও EPM5130QC-1 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPM5130LC | EPM5130QC-1 |
|---|---|---|
| ব্র্যান্ড | Altera | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Series | MAX 5000 | — |
| Family | MAX 5000 (EPM51xx) | MAX 5000 |
| Macrocells | 128 | — |
| Logic Array Blocks (LABs) | 8 | — |
| User I/O Pins | 48 | — |
| Total Inputs (Dedicated + I/O) | 68 | — |
| Dedicated Inputs | 19 | — |
| Propagation Delay (tPD) | 55 ns | — |
| Maximum Internal Clock Frequency | 50 MHz | — |
| Global Clock Inputs | 1 | — |
| Configuration Technology | UV-Erasable / OTP EPROM | — |
| Process Technology | CMOS (0.7 um EPROM) | CMOS |
| Supply Voltage (VCC) | 4.5 V to 5.5 V | — |
| I/O Standard | TTL-compatible | — |
| প্যাকেজ | JLCC-68 (J-Lead Ceramic Chip Carrier) | PQFP-100 (windowed ceramic) |
| অপারেটিং তাপমাত্রা | [DATA_NEEDED: commercial/industrial/military grade] | Commercial (0 C to +70 C) |
| মাউন্টিং টাইপ | Surface Mount | Surface Mount |
| RoHS স্ট্যাটাস | Non-compliant (ceramic JLCC, contains lead) | [DATA_NEEDED: rohs status] |
| Product Type | — | UV-Erasable / OTP Complex PLD (CPLD) |
| Logic Cells / Macrocells | — | 128 macrocells |
| Usable Gates (marketing) | — | 5130 gates |
| Speed Grade | — | -1 |
| Terminal Pitch | — | 0.635 mm |
| Configuration Memory | — | UV-Erasable EPROM |
| সাপ্লাই ভোল্টেজ | — | 5 V (single) |
| Programmable Polarity | — | Yes (per macrocell) |
| Boundary Scan / JTAG | — | Per MAX 5000 family |