EPM5192GI-2 vs EPM5192JC-2 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM5192GI-2 নির্দিষ্ট Intel ও EPM5192JC-2 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPM5192GI-2 | EPM5192JC-2 |
|---|---|---|
| ব্র্যান্ড | Intel | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | NRND | Obsolete |
| Device Family | MAX 5000 | MAX 5000 |
| Product Type | UV-Erasable / OTP Complex PLD | UV-erasable Programmable Logic Device (PLD) |
| Macrocells | 192 | 192 |
| User I/O Pins | 64 | 64 |
| Dedicated Inputs | 7 | 7 |
| Total Inputs | 72 | — |
| Propagation Delay (tPD) | 30 ns | 45 ns |
| সর্বোচ্চ ক্লক ফ্রিকোয়েন্সি | 33.3 MHz | 40 MHz |
| Supply Voltage (VCC) | 5 V nominal (4.5 V to 5.5 V) | — |
| Operating Temperature Grade | Industrial | — |
| প্যাকেজ | 84-pin PGA (Pin Grid Array) | 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed) |
| Package Code | PGA | — |
| Package Shape | Square | — |
| Terminal Form | PIN/PEG (through-hole) | — |
| Programming Method | UV-erase window (erasable) / OTP | UV-erase / EPROM |
| Process Technology | CMOS | CMOS |
| RoHS স্ট্যাটাস | [DATA_NEEDED: rohs status] | [DATA_NEEDED: RoHS compliance] |
| Logic Array Blocks (LABs) | — | 12 |
| Interconnect | — | Programmable Interconnect Array (PIA) |
| External Clock Inputs | — | 1 |
| মাউন্টিং টাইপ | — | Surface Mount |
| Number of Terminals | — | 84 |
| অপারেটিং তাপমাত্রার পরিসর | — | [DATA_NEEDED: operating temperature range] |