EPM5192JI-1 vs EPM5192JI-2 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM5192JI-1 নির্দিষ্ট Intel ও EPM5192JI-2 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPM5192JI-1 | EPM5192JI-2 |
|---|---|---|
| ব্র্যান্ড | Intel | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 5000 |
| Device Type | CMOS UV-Erasable Programmable Logic Device (PLD / EPLD) | EPLD (Erasable Programmable Logic Device) |
| Macrocells | 192 | 192 |
| Logic Array Blocks (LABs) | 12 | — |
| User I/O Pins | 64 | — |
| Dedicated Inputs | 7 | 12 |
| Propagation Delay (tPD) | 55 ns | — |
| Supply Voltage (VCC) | 4.5 V to 5.5 V (nominal 5 V) | — |
| Process Technology | CMOS EPROM | CMOS EPROM |
| প্যাকেজ | 84-pin JLCC (Windowed ceramic J-lead) | JLCC-68 (J-Lead Ceramic) |
| অপারেটিং তাপমাত্রা | Industrial, -40 C to +85 C | 0C to +70C (commercial) |
| Configuration Memory | UV-erasable EPROM | — |
| Programming Method | External EPROM programmer (via programming hardware) | — |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS compliance] | Non-compliant (ceramic JLCC, contains lead) |
| Speed Grade | -1 (slowest grade in EPM5192 family) | -2 |
| Logic Element per Macrocell | 1 D flip-flop + AND/OR array | — |
| Usable Gates | — | 5000 |
| Flip-Flops | — | 192 |
| Programming Technology | — | UV-Erasable EPROM |
| Architecture | — | Sum-of-products with Programmable Interconnect Array (PIA) |
| সাপ্লাই ভোল্টেজ | — | 5 V (typical) |
| মাউন্টিং টাইপ | — | Surface Mount |
| লাইফসাইকেল স্ট্যাটাস | — | Obsolete (legacy Altera MAX 5000 family) |