EPM7128AETC100-7N vs EPM7128SQC100-7N তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM7128AETC100-7N নির্দিষ্ট Altera ও EPM7128SQC100-7N নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
Intel
EPM7128SQC100-7N - MAX 7000 CPLD, 128 Macrocells, 7.5ns, 100-Pin PQFP | Intel (Altera)
EPM7128SQC100-7N Obsoleteবিশিষ্টতা তুলনা
| পারামিটার | EPM7128AETC100-7N | EPM7128SQC100-7N |
|---|---|---|
| ব্র্যান্ড | Altera | Intel |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | NRND | Obsolete |
| Family | MAX 7000A | MAX 7000S |
| Device Type | CPLD - Complex Programmable Logic Device | CPLD - Complex Programmable Logic Device |
| Macro Cells | 128 | — |
| Usable Gates | 2,500 | 2,500 |
| Logic Array Blocks (LABs) | 4 | — |
| User I/Os | 84 | — |
| Propagation Delay (tpd) | 7.5 ns | — |
| Counter Frequency (max) | 129.9 MHz | — |
| Internal Frequency (max) | 250 MHz | — |
| Core Supply Voltage | 3.3 V | — |
| Logic Family | CMOS | — |
| পিন সংখ্যা | 100 | — |
| প্যাকেজ | 100-TQFP | 100-pin PQFP (QFP-100) |
| মাউন্টিং টাইপ | Surface Mount | — |
| অপারেটিং তাপমাত্রা | 0 C to +70 C (Commercial) | 0C to +70C (commercial) |
| Programming Interface | JTAG (IEEE 1149.1) / ISP | — |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS status] | Compliant (lead-free 'N' suffix) |
| Process Technology | 0.30 µm EEPROM CMOS | 0.30 µm CMOS EEPROM |
| Program Memory Type | — | EEPROM |
| Number of Macrocells | — | 128 |
| Number of Logic Array Blocks | — | 8 |
| Number of Global Clocks | — | 2 |
| Product Terms per Macrocell | — | 32 |
| System Gates | — | 5,000 (max) |
| Maximum User I/Os | — | 84 |
| Pin-to-Pin Delay (tPD) | — | 7.5 ns |
| Counter Speed | — | 175.4 MHz |
| In-System Programmability | — | Yes (IEEE 1149.1 JTAG) |
| Operating Voltage (Core) | — | 5.0 V |
| I/O Standard Support | — | multiVolt (2.5V, 3.3V, 5.0V) |
| Security Bit | — | Programmable (one per device) |