EPM7128AETC144-7N vs EPM7128AETC144-10N তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM7128AETC144-7N নির্দিষ্ট Altera ও EPM7128AETC144-10N নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
Altera
EPM7128AETC144-7N - MAX 7000A CPLD, 128 Macros, 144-TQFP | Intel / Altera
EPM7128AETC144-7N ✓ সক্রিয়Intel
EPM7128AETC144-10N - MAX 7000A CPLD, 128 Macros, 144-TQFP | Intel
EPM7128AETC144-10N ✓ সক্রিয়বিশিষ্টতা তুলনা
| পারামিটার | EPM7128AETC144-7N | EPM7128AETC144-10N |
|---|---|---|
| ব্র্যান্ড | Altera | Intel |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | সক্রিয় | সক্রিয় |
| Family | MAX 7000A | MAX 7000A |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Logic Gates | 2500 (2.5K gates) | 2,500 usable gates |
| Macro Cells | 128 | — |
| User I/Os | 36 (in 144-pin TQFP) | — |
| Maximum Operating Frequency | 129.9 MHz | — |
| Pin-to-Pin Delay | 7.5 ns | — |
| Propagation Delay (tpd) | 7.5 ns | — |
| Supply Voltage (VCCINT) | 3.3 V | 3.3 V |
| Process Technology | CMOS, EEPROM-based | — |
| Programmability | In-System Programmable (ISP) via JTAG | — |
| Boundary-Scan Test | IEEE Std 1149.1 (JTAG) | — |
| অপারেটিং তাপমাত্রা | 0C to +70C (commercial) | 0 C to +70 C (commercial) |
| প্যাকেজ | 144-pin TQFP | 144-pin TQFP (T144) |
| মাউন্টিং টাইপ | Surface Mount | Surface Mount |
| Pin-Compatible With | MAX 7000S 5.0V family (144-pin TQFP) | — |
| RoHS স্ট্যাটাস | Compliant | [DATA_NEEDED: rohs status] |
| Lead-Free | Yes | [DATA_NEEDED: lead-free status] |
| Number of Macros | — | 128 |
| Number of I/O Pins | — | 100 (max user I/O) |
| Propagation Delay (tPD) | — | 10 ns (grade -10) |
| Internal Frequency | — | Up to 250 MHz |
| I/O Standards | — | 2.5 V / 3.3 V / 5 V multiVolt |
| Configuration Memory | — | CMOS EEPROM (non-volatile) |
| JTAG Support | — | IEEE 1149.1 compliant boundary-scan |