EPM7128SQI100-10 vs EPM7128SQC100-15 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM7128SQI100-10 নির্দিষ্ট Altera ও EPM7128SQC100-15 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

Altera
EPM7128SQC100-15 EPM7128SQC100-15 - MAX 7000 CPLD 128MC 15ns 5V | Altera/Intel

EPM7128SQC100-15 - MAX 7000 CPLD 128MC 15ns 5V | Altera/Intel

EPM7128SQC100-15 ⚠ শেষ কিনার সময়

বিশিষ্টতা তুলনা

পারামিটার EPM7128SQI100-10 EPM7128SQC100-15
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete শেষবার কেনার সুযোগ
ইউনিট মূল্য (USD) — $8.20
Family MAX 7000S MAX 7000
Device Type CPLD - Complex Programmable Logic Device CPLD (Complex Programmable Logic Device)
Macro Cells 128 —
User I/Os 84 84
Usable Gates 2,500 —
Logic Blocks (LABs) 8 (16 macrocells each) —
Package Type PQFP-100 —
Pin-to-Pin Delay (tPD) 10 ns 15 ns
Maximum Internal Frequency 125 MHz to 250 MHz —
Counter Speed Up to 175.4 MHz —
Operating Voltage (VCC) 5 V —
অপারেটিং তাপমাত্রা -40C to +85C (Industrial) 0C to +70C (Commercial)
Configuration Memory EEPROM (non-volatile) —
Program/Erase Cycles 100 minimum —
In-System Programming Yes (JTAG IEEE 1149.1) —
Logic Family CMOS —
I/O Compatibility TTL-compatible, 5V/3.3V multi-voltage —
RoHS স্ট্যাটাস [DATA_NEEDED: RoHS status not in provided data] Non-compliant (SnPb lead finish - legacy PQFP)
Macrocells — 128
Logic Array Blocks (LABs) — 4 (16 macrocells each)
Maximum Frequency (fMAX) — [DATA_NEEDED: fMAX value]
Typical Gate Count — 2,500 gates
Supply Voltage (VCCINT) — 5 V (5% tolerance)
Programming Technology — EEPROM (in-system programmable via JTAG)
JTAG Interface — IEEE Std. 1149.1 compliant
প্যাকেজ — 100-pin PQFP (Plastic Quad Flat Pack)
মাউন্টিং টাইপ — Surface Mount
MSL লেভেল — 3 (168 hours)

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট