EPM7128SQI100-10 vs EPM7128SQC100-15 So sánh

So sánh chi tiết song song của EPM7128SQI100-10 bằng Altera và EPM7128SQC100-15 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

Altera
EPM7128SQC100-15 EPM7128SQC100-15 - MAX 7000 CPLD 128MC 15ns 5V | Altera/Intel

EPM7128SQC100-15 - MAX 7000 CPLD 128MC 15ns 5V | Altera/Intel

EPM7128SQC100-15 ⚠ Lần mua cuối

So sánh thông số kỹ thuật

Tham số EPM7128SQI100-10 EPM7128SQC100-15
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Lần mua cuối
Giá đơn vị (USD) — $8,20
Family MAX 7000S MAX 7000
Device Type CPLD - Complex Programmable Logic Device CPLD (Complex Programmable Logic Device)
Macro Cells 128 —
User I/Os 84 84
Usable Gates 2,500 —
Logic Blocks (LABs) 8 (16 macrocells each) —
Package Type PQFP-100 —
Pin-to-Pin Delay (tPD) 10 ns 15 ns
Maximum Internal Frequency 125 MHz to 250 MHz —
Counter Speed Up to 175.4 MHz —
Operating Voltage (VCC) 5 V —
Nhiệt độ hoạt động -40C to +85C (Industrial) 0C to +70C (Commercial)
Configuration Memory EEPROM (non-volatile) —
Program/Erase Cycles 100 minimum —
In-System Programming Yes (JTAG IEEE 1149.1) —
Logic Family CMOS —
I/O Compatibility TTL-compatible, 5V/3.3V multi-voltage —
Trạng thái RoHS [DATA_NEEDED: RoHS status not in provided data] Non-compliant (SnPb lead finish - legacy PQFP)
Macrocells — 128
Logic Array Blocks (LABs) — 4 (16 macrocells each)
Maximum Frequency (fMAX) — [DATA_NEEDED: fMAX value]
Typical Gate Count — 2,500 gates
Supply Voltage (VCCINT) — 5 V (5% tolerance)
Programming Technology — EEPROM (in-system programmable via JTAG)
JTAG Interface — IEEE Std. 1149.1 compliant
Hộp — 100-pin PQFP (Plastic Quad Flat Pack)
Kiểu lắp đặt — Surface Mount
Cấp MSL — 3 (168 hours)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá