EPM7128STC100-6N vs EPM7128SQC100-7N তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM7128STC100-6N নির্দিষ্ট Altera ও EPM7128SQC100-7N নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM7128STC100-6N EPM7128SQC100-7N
ব্র্যান্ড Altera Intel
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete Obsolete
Family MAX 7000S MAX 7000S
Usable Gates 2,500 2,500
Macro Cells 128 —
User I/Os 84 —
Logic Family CMOS —
পিনের সংখ্যা 100 —
Package Type TQFP-100 —
Maximum Internal Frequency 147.1 MHz —
Internal Counter Frequency 250 MHz —
Propagation Delay (tPD) 6 ns —
Pin-to-Pin Delay 4.5 ns —
Supply Voltage (VCCIO) 5 V —
Process Technology CMOS EEPROM 0.30 µm CMOS EEPROM
Programmability In-System Programmable (ISP) via JTAG —
JTAG Support IEEE 1149.1 Boundary Scan —
অপারেটিং তাপমাত্রা 0C to +70C (Commercial) 0C to +70C (commercial)
মাউন্টিং টাইপ Surface Mount —
RoHS স্ট্যাটাস Non-Compliant (lead-bearing package) Compliant (lead-free 'N' suffix)
Device Type — CPLD - Complex Programmable Logic Device
Program Memory Type — EEPROM
Number of Macrocells — 128
Number of Logic Array Blocks — 8
Number of Global Clocks — 2
Product Terms per Macrocell — 32
System Gates — 5,000 (max)
Maximum User I/Os — 84
Pin-to-Pin Delay (tPD) — 7.5 ns
Counter Speed — 175.4 MHz
In-System Programmability — Yes (IEEE 1149.1 JTAG)
Operating Voltage (Core) — 5.0 V
I/O Standard Support — multiVolt (2.5V, 3.3V, 5.0V)
প্যাকেজ — 100-pin PQFP (QFP-100)
Security Bit — Programmable (one per device)

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট