EPM7160SLC84-15 vs EPM7160SLC84-10N তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM7160SLC84-15 নির্দিষ্ট Altera ও EPM7160SLC84-10N নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPM7160SLC84-15 | EPM7160SLC84-10N |
|---|---|---|
| ব্র্যান্ড | Altera | Intel |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Family | MAX 7000 | MAX 7000S |
| Macrocells | 160 | — |
| Usable Gates | 3,200 | 3,200 gates |
| Maximum Propagation Delay | 15 ns | — |
| Maximum User I/O Pins | 64 | — |
| Supply Voltage (VCCINT/VCIO) | 4.75 V to 5.25 V (5 V nominal) | — |
| I/O Logic Level | Configurable 3.3 V or 5 V | — |
| Technology | CMOS, EEPROM configuration | — |
| Package Type | PLCC-84 (PQCC84, JEDEC S-PQCC-J84) | — |
| Terminal Pitch | 1.270 mm | — |
| মাউন্টিং টাইপ | Surface Mount (PLCC socket or direct solder) | Surface Mount |
| অপারেটিং তাপমাত্রা | 0 C to 70 C | — |
| Programming Interface | JTAG (IEEE 1149.1) in-system programmable | — |
| RoHS স্ট্যাটাস | Not RoHS compliant (contains lead, SnPb finish typical) | — |
| Lifecycle | Obsolete / last-time-buy (per Altera/Intel PDN) | — |
| Logic Elements / Macrocells | — | 160 macrocells |
| Logic Array Blocks (LABs) | — | 4 |
| User I/O Pins | — | 64 (also reported as 60 or 36 depending on variant) |
| Pin-to-Pin Delay (tPD) | — | 10 ns |
| Counter Speed (fCNT) | — | up to 175.4 MHz |
| Maximum Operating Frequency | — | 100 MHz |
| Supply Voltage - Core (VCC) | — | 5.0 V |
| I/O Supply Voltage (VCCIO) | — | 3.3 V or 5.0 V |
| Configuration Memory | — | EEPROM (non-volatile) |
| In-System Programming | — | Yes, via IEEE Std. 1149.1 JTAG |
| Program / Erase Cycles | — | 100 minimum |
| Data Retention | — | 20 years minimum |
| প্যাকেজ | — | 84-pin PLCC (J-lead, surface mount) |
| Operating Temperature Grade | — | Commercial (0C to +70C) |
| Lead-Free / RoHS | — | Yes (-N suffix indicates lead-free) |