EPM9560GC280-20 vs EPM9320GC280-15 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM9560GC280-20 নির্দিষ্ট Altera ও EPM9320GC280-15 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM9560GC280-20 EPM9320GC280-15
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete Obsolete
Family MAX 9000 MAX 9000 (EPM9320)
Device Type CPLD (Complex Programmable Logic Device) CPLD - Complex Programmable Logic Device
Usable Gates 12,000 6,000
Macrocells 560 320
Maximum User I/O 212 —
Pin-to-Pin Delay 20 ns (speed grade -20) —
Counter Frequency (max) 100 MHz —
Supply Voltage (VCCINT) 4.75 V to 5.25 V (5.0 V nominal) —
I/O Voltage 3.3 V or 5.0 V configurable —
Process Technology CMOS EEPROM —
প্যাকেজ 280-pin CPGA (Ceramic Pin Grid Array) 280-pin Ceramic Pin Grid Array (CPGA-280)
অপারেটিং তাপমাত্রা [DATA_NEEDED: commercial/industrial/military grade] 0 C to +70 C (commercial)
In-System Programming Yes, via IEEE 1149.1 JTAG —
মাউন্টিং টাইপ Through-Hole (CPGA socket) Through-hole (PGA socket)
RoHS স্ট্যাটাস [DATA_NEEDED: CPGA package historically contains Pb; likely non-compliant] ROHS3 compliant (per fpgalink listing)
Architecture — CMOS EEPROM-based, Multiple Array MatriX (MAX)
Logic Array Blocks (LABs) — 20 (16 macrocells per LAB)
Pin-to-Pin Propagation Delay — 15 ns
Maximum Internal Frequency — 117.6 MHz
Maximum User I/O Pins — 164
Supply Voltage (VCC) — 4.75 V to 5.25 V
I/O Voltage Levels — 3.3 V or 5 V (configurable)
Programmability — 5.0-V in-system programmable (ISP) via IEEE 1149.1 JTAG
MSL লেভেল — 3 (168 hours)
Technology Node — CMOS EEPROM, third-generation MAX

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট