EPM9560RC208-17 vs EPM9560RC208-12 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM9560RC208-17 নির্দিষ্ট Altera ও EPM9560RC208-12 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPM9560RC208-17 | EPM9560RC208-12 |
|---|---|---|
| ব্র্যান্ড | Altera | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | NRND | Obsolete |
| Family | MAX 9000 | MAX 9000 |
| Product Type | CPLD (EPLD, in-system programmable) | — |
| Usable Gates | 12,000 | 12000 |
| Macro Cells | 560 | — |
| Logic Array Blocks (LABs) | 16 | — |
| Pin-to-Pin Delay (tPD) | 17 ns | — |
| Maximum Counter Frequency | 117.6 MHz | — |
| User I/O Pins | 212 | — |
| Supply Voltage (VCC) | 5 V | — |
| প্যাকেজ | 208-pin RQFP (RC208) | 208-pin RQFP (S-PQFP-G208) |
| Programming Technology | EEPROM (in-system programmable) | — |
| Program/Erase Cycles | 100 minimum | — |
| JTAG (IEEE 1149.1) Support | Yes | — |
| Architecture | Third-generation MAX (AND-OR PLA) | — |
| মাউন্টিং টাইপ | Surface Mount | Surface Mount |
| Device Type | — | EEPROM-based CPLD |
| Macrocells | — | 560 |
| Flip-Flops | — | 772 |
| User I/O Lines | — | 153 |
| Propagation Delay (tPD) | — | 12 ns |
| সর্বোচ্চ ক্লক ফ্রিকোয়েন্সি | — | 125 MHz |
| Supply Voltage (VCCINT) | — | 5 V |
| I/O Voltage Compatibility | — | 3.3 V or 5 V |
| Terminal Pitch | — | 0.50 mm |
| অপারেটিং তাপমাত্রা | — | 0C to +70C (commercial) |
| Configuration Memory | — | EEPROM (non-volatile) |
| Logic Array Blocks | — | 20 |
| Speed Grade | — | -12 (12 ns) |
| RoHS স্ট্যাটাস | — | [DATA_NEEDED: RoHS status] |