EPM9560RZ208-15 vs EPM9560RC208-15 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM9560RZ208-15 নির্দিষ্ট Altera ও EPM9560RC208-15 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM9560RZ208-15 EPM9560RC208-15
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete Obsolete
Family MAX 9000 MAX 9000
Device Type EPLD (Erasable Programmable Logic Device) EEPROM-based Complex Programmable Logic Device (CPLD)
Macrocells 560 —
Usable Gates 12,000 12,000 gates
Logic Array Blocks (LABs) 16 —
User I/O Pins (max) 212 —
প্যাকেজ RQFP-208 (PowerQuad QFP) 208-pin RQFP (Power Quad Flat Pack)
Speed Grade -15 (15 ns pin-to-pin delay) -15 (15 ns pin-to-pin)
Process Technology 0.35 µm CMOS EEPROM —
Operating Voltage (Core) 5.0 V —
Programmability In-System Programmable (ISP) via JTAG —
Maximum Toggle Frequency [DATA_NEEDED: fmax] —
Pin-to-Pin Delay (tPD) 15 ns —
মাউন্টিং টাইপ Surface Mount Surface Mount
অপারেটিং তাপমাত্রা [DATA_NEEDED: temperature range] [DATA_NEEDED: operating temperature range]
RoHS স্ট্যাটাস [DATA_NEEDED: RoHS] [DATA_NEEDED: RoHS status]
Macro Cells — 560 macro cells
Pin-to-Pin Delay — 15 ns
Counter Speed — 117.6 MHz
সাপ্লাই ভোল্টেজ — 5.0 V
Configuration Technology — EEPROM (non-volatile)
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
Number of I/O Pins — [DATA_NEEDED: number of I/O pins]
Logic Array Blocks — [DATA_NEEDED: number of logic array blocks]
Architecture — Third-generation Multiple Array MatriX (MAX)

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট