MPC8548PXAUJB vs SPC8548PXAUJB তুলনা
. বিস্তৃত সাথে-সাথে তুলনা MPC8548PXAUJB নির্দিষ্ট NXP Semiconductors ও SPC8548PXAUJB নির্দিষ্ট NXP Semiconductors. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
NXP Semiconductors
MPC8548PXAUJB - PowerPC e500 MPU 1.333GHz 783-FCBGA | NXP
MPC8548PXAUJB ✓ সক্রিয়NXP Semiconductors
SPC8548PXAUJB - PowerPC e500 MPU 1.333GHz 783-FCBGA | NXP
SPC8548PXAUJB ✓ সক্রিয়বিশিষ্টতা তুলনা
| পারামিটার | MPC8548PXAUJB | SPC8548PXAUJB |
|---|---|---|
| ব্র্যান্ড | NXP Semiconductors | NXP Semiconductors |
| ক্যাটাগরি | Microcontrollers | Microcontrollers |
| লাইফসাইকেল স্ট্যাটাস | সক্রিয় | সক্রিয় |
| Manufacturer | NXP Semiconductors (formerly Freescale) | NXP Semiconductors (formerly Freescale) |
| Series | PowerQUICC III / MPC85xx | MPC85xx / PowerQUICC III |
| Core Architecture | PowerPC e500 (32-bit) | — |
| Number of Cores | 1 | — |
| Maximum Core Frequency | 1.333 GHz | — |
| প্যাকেজ | 783-FCBGA (29x29 mm) | 783-ball FCBGA / FC-PBGA, 29x29 mm |
| মাউন্টিং টাইপ | Surface Mount | Surface Mount, flip-chip BGA |
| অপারেটিং তাপমাত্রা | [DATA_NEEDED: operating temperature range] | [DATA_NEEDED: operating temperature range] |
| L1 Cache | 32 KB instruction + 32 KB data | — |
| L2 Cache | [DATA_NEEDED: L2 cache size] | — |
| Memory Controller | DDR2 SDRAM, up to [DATA_NEEDED: max memory] | — |
| Ethernet | 4x Gigabit Ethernet (SGMII) | Integrated multi-MAC (RGMII) |
| PCI Express | [DATA_NEEDED: PCIe lane count] | Integrated |
| RapidIO | Yes (serial RapidIO) | — |
| QUICC Engine | Yes (protocol offload subsystem) | — |
| RoHS স্ট্যাটাস | Compliant (per NXP product page) | [DATA_NEEDED: RoHS compliance] |
| Lead-Free | Yes | — |
| Core | — | PowerPC e500 (32-bit) |
| Core Count | — | 1 |
| Core Frequency | — | 1.333 GHz |
| Bit Width | — | 32-bit |
| Co-Processors / DSP | — | Signal Processing Engine (SPE); Security Engine (SEC) |
| সাপ্লাই ভোল্টেজ | — | 1.0 V core / 1.8 V / 2.5 V / 3.3 V I/O |
| Memory Interface | — | DDR1/DDR2 controller (integrated) |
| Local Bus | — | Enhanced local bus controller (eLBC) |
| MSL লেভেল | — | [DATA_NEEDED: MSL] |
| Instruction Set | — | Power Architecture Book E + SPE (APU) |