EP1810JC-45 vs EP1810LC-35 Vergleich

Detaillierter Direktvergleich von EP1810JC-45 von Altera und EP1810LC-35 von Rochester Electronics. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Rochester Electronics
EP1810LC-35 EP1810LC-35 - 48-Macrocell Classic EPLD, 35ns, PLCC-68 | Rochester/Altera

EP1810LC-35 - 48-Macrocell Classic EPLD, 35ns, PLCC-68 | Rochester/Altera

EP1810LC-35 ⚠ Letzte Bestellmöglichkeit

Spezifikationsvergleich

Parameter EP1810JC-45 EP1810LC-35
Marke Altera Rochester Electronics
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus NRND Letzte Kaufgelegenheit
Lagerstatus In Stock In Stock
Stückpreis (USD) $21,10 $49,20
Product Type Classic EPLD (Erasable Programmable Logic Device) —
Family EP1810 (Classic EPLD Family) —
Macrocells 48 48
Equivalent Gates 2100 gates 900 usable / 2100 equivalent
Dedicated Inputs 12 —
I/O Pins 48 [DATA_NEEDED: I/O count exact]
Total User I/O 60 —
Propagation Delay (tpd) 45 ns 35 ns (max, '-35' speed grade)
Maximale Taktfrequenz 33.3 MHz —
Technology CMOS, UV-erasable CMOS, UV-erasable EPROM
Maximum Supply Voltage 5.25 V —
Gehäuse PLCC-68 (QCCJ, J-Lead, windowed ceramic) 68-pin PLCC (J-Lead)
Pin-Anzahl 68 —
Package Code QCCJ —
Temperature Grade Commercial —
Montageart Surface Mount Surface Mount (socketable)
RoHS-Status [DATA_NEEDED: RoHS compliance not stated in verified data] [DATA_NEEDED]
Device Type — EPLD (Erasable Programmable Logic Device)
Series — Classic EP1810
Maximum Operating Frequency — 28.6 MHz
Supply Voltage (VCC) — 5 V (4.75 V to 5.25 V)
Betriebstemperatur — 0C to +70C (commercial)
Configuration Method — UV-erase + EPROM programmer
Programmable Interconnect — Centralized Programmable Interconnect Array (PIA)
Development Tool (legacy) — MAX+PLUS II / A+PLUS
Lead-Free — [DATA_NEEDED]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern