EP1810LC-30 vs EP1810GC-35 Vergleich

Detaillierter Direktvergleich von EP1810LC-30 von Altera und EP1810GC-35 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Altera
EP1810GC-35 EP1810GC-35 - UV PLD, 40ns, CMOS, CPGA68 | Altera / Rochester

EP1810GC-35 - UV PLD, 40ns, CMOS, CPGA68 | Altera / Rochester

EP1810GC-35 ⚠ Letzte Bestellmöglichkeit

Spezifikationsvergleich

Parameter EP1810LC-30 EP1810GC-35
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Letzte Kaufgelegenheit
Lagerstatus In Stock In Stock
Stückpreis (USD) $9,95 $177,12
Product Type Classic EPLD (Erasable Programmable Logic Device) —
Family Altera Classic EPLD —
Macrocells 48 16
Flip-Flops 48 (one per macrocell) —
Speed Grade (tPD) 30 ns —
Versorgungsspannung 5 V (typical) [DATA_NEEDED: VCC range]
Technology CMOS, low-power (LC) CMOS, UV-erasable EPROM cells
Gehäuse JLCC-68 (68-pin J-Lead ceramic chip carrier) CPGA-68 (Ceramic Pin Grid Array, 68-pin)
Programming Device programmer or JTAG —
Betriebstemperatur [DATA_NEEDED: temperature grade] [DATA_NEEDED: operating temperature range]
Standby Current [DATA_NEEDED: ICC standby] —
Anzahl der Pins 68 68
Number of I/O Pins [DATA_NEEDED: I/O count] —
Logic Blocks 48 macrocells —
RoHS-Status unknown (legacy ceramic package) Not applicable (legacy ceramic package)
Device Type — EPLD (Erasable Programmable Logic Device)
Logic Family — Altera Classic EPLD
Propagation Delay (tpd max) — 40 ns
Maximum Inputs — 64
Maximum Outputs — 48
I/O Standard — TTL-compatible
Programming Method — UV erasure + EPROM programming
Montageart — Through Hole
Lead-Free Status — Not applicable
Manufacturer (current source) — Rochester Electronics (authorized Altera EPLD partner)
Original Manufacturer — Altera Corporation (now Intel FPGA)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern