EP1810LC-35 vs EP1810JC-45 Vergleich

Detaillierter Direktvergleich von EP1810LC-35 von Rochester Electronics und EP1810JC-45 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Rochester Electronics
EP1810LC-35 EP1810LC-35 - 48-Macrocell Classic EPLD, 35ns, PLCC-68 | Rochester/Altera

EP1810LC-35 - 48-Macrocell Classic EPLD, 35ns, PLCC-68 | Rochester/Altera

EP1810LC-35 ⚠ Letzte Bestellmöglichkeit

Spezifikationsvergleich

Parameter EP1810LC-35 EP1810JC-45
Marke Rochester Electronics Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Letzte Kaufgelegenheit NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $49,20 $21,10
Device Type EPLD (Erasable Programmable Logic Device) —
Series Classic EP1810 —
Macrocells 48 48
Equivalent Gates 900 usable / 2100 equivalent 2100 gates
Maximum Operating Frequency 28.6 MHz —
Propagation Delay (tpd) 35 ns (max, '-35' speed grade) 45 ns
Supply Voltage (VCC) 5 V (4.75 V to 5.25 V) —
Technology CMOS, UV-erasable EPROM CMOS, UV-erasable
Gehäuse 68-pin PLCC (J-Lead) PLCC-68 (QCCJ, J-Lead, windowed ceramic)
Montageart Surface Mount (socketable) Surface Mount
Betriebstemperatur 0C to +70C (commercial) —
I/O Pins [DATA_NEEDED: I/O count exact] 48
Configuration Method UV-erase + EPROM programmer —
Programmable Interconnect Centralized Programmable Interconnect Array (PIA) —
Development Tool (legacy) MAX+PLUS II / A+PLUS —
RoHS-Status [DATA_NEEDED] [DATA_NEEDED: RoHS compliance not stated in verified data]
Lead-Free [DATA_NEEDED] —
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Family — EP1810 (Classic EPLD Family)
Dedicated Inputs — 12
Total User I/O — 60
Maximale Taktfrequenz — 33.3 MHz
Maximum Supply Voltage — 5.25 V
Pin-Anzahl — 68
Package Code — QCCJ
Temperature Grade — Commercial

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern