EP20K100QC240-3N vs EP20K100QC240-3 Vergleich

Detaillierter Direktvergleich von EP20K100QC240-3N von Altera und EP20K100QC240-3 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Altera
EP20K100QC240-3 EP20K100QC240-3 - 189 I/O APEX-20K FPGA | Altera

EP20K100QC240-3 - 189 I/O APEX-20K FPGA | Altera

EP20K100QC240-3 ✓ Aktiv

Spezifikationsvergleich

Parameter EP20K100QC240-3N EP20K100QC240-3
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Aktiv Aktiv
Lagerstatus In Stock In Stock
Stückpreis (USD) $0,00 $24,50
Device Type FPGA —
Family APEX-20K —
Gate Count 100000 gates —
Logic Cells 4160 cells —
User I/O 189 I/O —
Distributed Memory 53248 bits —
Macrocells 416 macrocells —
Versorgungsspannung 2.375 V to 2.625 V —
Nominal Supply 2.5 V —
Maximum Frequency 167 MHz —
Betriebstemperatur 0 C to 85 C —
Gehäuse 240-BFQFP —
Pin-Anzahl 240 pins —
Montageart Surface Mount Surface Mount
Fabrication Process 0.15 um all-layer copper-metal process —
Package Pitch 1.27 mm —
Package Dimensions 45 mm x 45 mm —
RoHS-Status unknown —
AEC-Q100 not_qualified —
Manufacturer — Altera
FPGA Family — APEX-20K
Number of Logic Elements — 4160 cells
Total RAM Bits — 53248 bits
Number of User I/O — 189
Typical Gate Count — 263000 gates
Core Supply Voltage — 2.5 V
Maximale Taktfrequenz — 167 MHz (family rating)
Speed Grade — -3
Technology Process — 0.22 um
Package Type — 240-BFQFP
Anzahl der Pins — 240
Betriebstemperaturbereich — 0 °C to +85 °C (commercial)
Propagation Delay — [DATA_NEEDED: propagation delay timing table]
Supported I/O Standards — [DATA_NEEDED: supported I/O standards]
Configuration / JTAG Interface — [DATA_NEEDED: configuration and JTAG interface details]
RoHS Compliance — [DATA_NEEDED: RoHS compliance for non-N version]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern