EP610DM-35 vs EP610IDC-15 Vergleich

Detaillierter Direktvergleich von EP610DM-35 von Altera und EP610IDC-15 von Intel. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Intel
EP610IDC-15 EP610IDC-15 - 16-Macrocell Classic EPLD, 15ns, 24-CerDIP | Intel

EP610IDC-15 - 16-Macrocell Classic EPLD, 15ns, 24-CerDIP | Intel

EP610IDC-15 ⚠ Letzte Bestellmöglichkeit

Spezifikationsvergleich

Parameter EP610DM-35 EP610IDC-15
Marke Altera Intel
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Letzte Kaufgelegenheit
Lagerstatus In Stock In Stock
Stückpreis (USD) $23,40 $9,95
Manufacturer Altera (Rochester Electronics authorized stock) —
Part Family Classic EPLD —
Logic Family PAL-type EPLD, CMOS, UV-erasable —
Number of Macrocells 16 —
Number of Gates 300 —
Propagation Delay (tPD) 35 ns 15 ns
Pipelined Data Rate (fMAX) 100 MHz —
Supply Voltage (VCC) 5 V (single supply) 4.75 V to 5.25 V (5 V nominal)
Gehäuse 24-pin CDIP (CERDIP) with UV window 24-pin CerDIP (ceramic DIP)
Temperature Grade (M) Military -55°C to +125°C —
I/O Pins 24 dedicated I/O (input + bidirectional) 24 (per package; macrocell-programmable)
Programmability UV-erasable, reprogrammable —
Betriebstemperaturbereich -55°C to +125°C —
MSL-Level [DATA_NEEDED: MSL rating] —
RoHS-Status Non-compliant (contains lead, hermetic CERDIP) [DATA_NEEDED: RoHS status of CerDIP variant]
Device Family — Altera Classic EPLD
Macrocells — 16
Usable Gates — 300
Maximum Frequency — 66 MHz
Betriebstemperatur — 0C to +70C (commercial)
Process Technology — CMOS, UV-erasable / OTP
Montageart — Through-hole
Logic-Block Architecture — AND/OR macrocell array with programmable flip-flops
Program/Erase — UV-erasable, OTP-compatible
Development Tool — MAX+PLUS II
Programming Current — 11.0 mA typical (per Classic family datasheet)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern