EP610DM-35 vs EP610IDC-15 Comparaison

Comparaison détaillée côte à côte de EP610DM-35 par Altera et EP610IDC-15 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610DM-35 EP610IDC-15
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Dernier achat
Statut du stock In Stock In Stock
Prix unitaire (USD) $23,40 $9,95
Manufacturer Altera (Rochester Electronics authorized stock) —
Part Family Classic EPLD —
Logic Family PAL-type EPLD, CMOS, UV-erasable —
Number of Macrocells 16 —
Number of Gates 300 —
Propagation Delay (tPD) 35 ns 15 ns
Pipelined Data Rate (fMAX) 100 MHz —
Supply Voltage (VCC) 5 V (single supply) 4.75 V to 5.25 V (5 V nominal)
Boîtier 24-pin CDIP (CERDIP) with UV window 24-pin CerDIP (ceramic DIP)
Temperature Grade (M) Military -55°C to +125°C —
I/O Pins 24 dedicated I/O (input + bidirectional) 24 (per package; macrocell-programmable)
Programmability UV-erasable, reprogrammable —
Plage de température de fonctionnement -55°C to +125°C —
Niveau MSL [DATA_NEEDED: MSL rating] —
Statut RoHS Non-compliant (contains lead, hermetic CERDIP) [DATA_NEEDED: RoHS status of CerDIP variant]
Device Family — Altera Classic EPLD
Macrocells — 16
Usable Gates — 300
Maximum Frequency — 66 MHz
Température de fonctionnement — 0C to +70C (commercial)
Process Technology — CMOS, UV-erasable / OTP
Type de montage — Through-hole
Logic-Block Architecture — AND/OR macrocell array with programmable flip-flops
Program/Erase — UV-erasable, OTP-compatible
Development Tool — MAX+PLUS II
Programming Current — 11.0 mA typical (per Classic family datasheet)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis