EP610IDC-15 vs EP610DM-35 Vergleich

Detaillierter Direktvergleich von EP610IDC-15 von Intel und EP610DM-35 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Intel
EP610IDC-15 EP610IDC-15 - 16-Macrocell Classic EPLD, 15ns, 24-CerDIP | Intel

EP610IDC-15 - 16-Macrocell Classic EPLD, 15ns, 24-CerDIP | Intel

EP610IDC-15 ⚠ Letzte Bestellmöglichkeit

Spezifikationsvergleich

Parameter EP610IDC-15 EP610DM-35
Marke Intel Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Letzte Kaufgelegenheit Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $9,95 $23,40
Device Family Altera Classic EPLD —
Macrocells 16 —
Usable Gates 300 —
Propagation Delay (tPD) 15 ns 35 ns
Maximum Frequency 66 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 5 V (single supply)
Betriebstemperatur 0C to +70C (commercial) —
Process Technology CMOS, UV-erasable / OTP —
Gehäuse 24-pin CerDIP (ceramic DIP) 24-pin CDIP (CERDIP) with UV window
Montageart Through-hole —
I/O Pins 24 (per package; macrocell-programmable) 24 dedicated I/O (input + bidirectional)
Logic-Block Architecture AND/OR macrocell array with programmable flip-flops —
Program/Erase UV-erasable, OTP-compatible —
Development Tool MAX+PLUS II —
RoHS-Status [DATA_NEEDED: RoHS status of CerDIP variant] Non-compliant (contains lead, hermetic CERDIP)
Programming Current 11.0 mA typical (per Classic family datasheet) —
Manufacturer — Altera (Rochester Electronics authorized stock)
Part Family — Classic EPLD
Logic Family — PAL-type EPLD, CMOS, UV-erasable
Number of Macrocells — 16
Number of Gates — 300
Pipelined Data Rate (fMAX) — 100 MHz
Temperature Grade (M) — Military -55°C to +125°C
Programmability — UV-erasable, reprogrammable
Betriebstemperaturbereich — -55°C to +125°C
MSL-Level — [DATA_NEEDED: MSL rating]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern