EP610LI-35 vs EP610JI-30 Vergleich

Detaillierter Direktvergleich von EP610LI-35 von Altera und EP610JI-30 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EP610LI-35 EP610JI-30
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $10,50 $9,40
Family Classic EPLD Altera Classic EPLD (EP610)
Series EP610 —
Number of Macrocells 16 —
Usable Gates 300 —
Number of I/O Pins 16 —
Total Inputs 20 —
Dedicated Inputs 4 4
External Clock Inputs 2 —
Product Terms 160 160
Maximum Propagation Delay 35 ns (tpd) —
Maximum Operating Frequency 28.6 MHz (fmax) —
Pipelined Data Rate Up to 100 MHz Up to 100 MHz
Versorgungsspannung 5 V 5 V (single supply)
Process Technology CMOS CMOS
Architecture PAL-type (AND-OR array) —
Gehäuse 28-pin PLCC (windowed ceramic, 'LI') CQCC28 (windowed ceramic JLCC, J-bend)
Betriebstemperaturbereich [DATA_NEEDED: military/industrial operating temperature range] —
Programming Technology UV-erasable (EPROM) —
Montageart Surface Mount Surface Mount (JLCC)
RoHS-Status [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS]
Device Type — UV Erasable Programmable Logic Device (EPLD)
Macrocells — 16
Propagation Delay (tpd) — 30 ns (max)
I/O Pins — 16
External Clocks — 2
Package Code — JLCC-28 / CQCC28
Erasure Method — Ultraviolet (UV) via top window
Programming — Altera Logic Programmer compatible
Betriebstemperatur — -40C to +85C (industrial, per EP610 family suffix convention)
Lead-Free — [DATA_NEEDED: lead-free status]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern