EP610LI-35 vs EP610JI-30 Comparaison

Comparaison détaillée côte à côte de EP610LI-35 par Altera et EP610JI-30 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610LI-35 EP610JI-30
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $10,50 $9,40
Family Classic EPLD Altera Classic EPLD (EP610)
Series EP610 —
Number of Macrocells 16 —
Usable Gates 300 —
Number of I/O Pins 16 —
Total Inputs 20 —
Dedicated Inputs 4 4
External Clock Inputs 2 —
Product Terms 160 160
Maximum Propagation Delay 35 ns (tpd) —
Maximum Operating Frequency 28.6 MHz (fmax) —
Pipelined Data Rate Up to 100 MHz Up to 100 MHz
Tension d'alimentation 5 V 5 V (single supply)
Process Technology CMOS CMOS
Architecture PAL-type (AND-OR array) —
Boîtier 28-pin PLCC (windowed ceramic, 'LI') CQCC28 (windowed ceramic JLCC, J-bend)
Plage de température de fonctionnement [DATA_NEEDED: military/industrial operating temperature range] —
Programming Technology UV-erasable (EPROM) —
Type de montage Surface Mount Surface Mount (JLCC)
Statut RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS]
Device Type — UV Erasable Programmable Logic Device (EPLD)
Macrocells — 16
Propagation Delay (tpd) — 30 ns (max)
I/O Pins — 16
External Clocks — 2
Package Code — JLCC-28 / CQCC28
Erasure Method — Ultraviolet (UV) via top window
Programming — Altera Logic Programmer compatible
Température de fonctionnement — -40C to +85C (industrial, per EP610 family suffix convention)
Lead-Free — [DATA_NEEDED: lead-free status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis