EPC1L20 vs EPC1L120 Vergleich
Detaillierter Direktvergleich von EPC1L20 von Altera und EPC1L120 von Intel. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.
Intel
EPC1L120 - Altera/Intel Configuration Device 120 kbit Serial | PLCC-20
EPC1L120 ⚠ Letzte BestellmöglichkeitSpezifikationsvergleich
| Parameter | EPC1L20 | EPC1L120 |
|---|---|---|
| Marke | Altera | Intel |
| Kategorie | Memory ICs | Memory ICs |
| Lebenszyklusstatus | Aktiv | Letzte Kaufgelegenheit |
| Lagerstatus | In Stock | In Stock |
| Stückpreis (USD) | $3,75 | $7,20 |
| Speichertyp | OTP Configuration PROM (Flash) | Configuration EEPROM |
| Speichergröße | 1 Mbit | — |
| Configuration Clock (max) | 8 MHz | — |
| Flash Access Time | 90 ns (approx.) | — |
| Max Read Bandwidth | 160 Mbps (16-bit DQ bus) | — |
| Schnittstelle | Serial / FPP configuration + JTAG (IEEE 1149.1) | — |
| Versorgungsspannung | 3.3 V (typical) | — |
| Programmability | One-Time Programmable (OTP) | In-System via JTAG (IEEE 1149.1) |
| Gehäuse | 20-pin PLCC (9x9 mm) | PLCC-20 |
| Montageart | Through-Hole / Socket | Surface Mount / Through-Hole (socket) |
| Betriebstemperatur | [DATA_NEEDED: operating temperature range] | -40C to +85C (industrial) |
| JTAG / ISP Support | Yes (IEEE 1149.1) | — |
| Compatible FPGA Series | Stratix, Cyclone, APEX, FLEX, ACEX, LUT-based families | — |
| RoHS-Status | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: RoHS status] |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Memory Capacity | — | 120 kbit |
| Schnittstellentyp | — | Serial (Altera configuration protocol) |
| Betriebsversorgungsspannung | — | 3.3 V / 5 V |
| Output Compatibility | — | MultiVolt: 1.5 V, 1.8 V, 2.5 V, 3.3 V, 5 V |
| JTAG Support | — | Yes (dedicated JTAG port) |
| Reprogram Cycles | — | 100 cycles typical |
| Compatible Altera FPGAs | — | FLEX 6000, FLEX 8000, MAX 7000, MAX 9000 families |
| Cascade Support | — | Yes (multi-FPGA configuration chains) |
| MSL-Level | — | [DATA_NEEDED: MSL level] |