EPC1L20 vs EPC1L120 Comparação
Comparação detalhada lado a lado de EPC1L20 por Altera e EPC1L120 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Intel
EPC1L120 - Altera/Intel Configuration Device 120 kbit Serial | PLCC-20
EPC1L120 ⚠ Última compraComparação de especificações
| Parâmetro | EPC1L20 | EPC1L120 |
|---|---|---|
| Marca | Altera | Intel |
| Categoria | Memory ICs | Memory ICs |
| Status do ciclo de vida | Ativo | Última compra |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $3,75 | $7,20 |
| Tipo de memória | OTP Configuration PROM (Flash) | Configuration EEPROM |
| Tamanho da memória | 1 Mbit | — |
| Configuration Clock (max) | 8 MHz | — |
| Flash Access Time | 90 ns (approx.) | — |
| Max Read Bandwidth | 160 Mbps (16-bit DQ bus) | — |
| Interface | Serial / FPP configuration + JTAG (IEEE 1149.1) | — |
| Tensão de alimentação | 3.3 V (typical) | — |
| Programmability | One-Time Programmable (OTP) | In-System via JTAG (IEEE 1149.1) |
| Encapsulamento | 20-pin PLCC (9x9 mm) | PLCC-20 |
| Tipo de montagem | Through-Hole / Socket | Surface Mount / Through-Hole (socket) |
| Temperatura de operação | [DATA_NEEDED: operating temperature range] | -40C to +85C (industrial) |
| JTAG / ISP Support | Yes (IEEE 1149.1) | — |
| Compatible FPGA Series | Stratix, Cyclone, APEX, FLEX, ACEX, LUT-based families | — |
| Status RoHS | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: RoHS status] |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Memory Capacity | — | 120 kbit |
| Tipo de interface | — | Serial (Altera configuration protocol) |
| Tensão de alimentação de operação | — | 3.3 V / 5 V |
| Output Compatibility | — | MultiVolt: 1.5 V, 1.8 V, 2.5 V, 3.3 V, 5 V |
| JTAG Support | — | Yes (dedicated JTAG port) |
| Reprogram Cycles | — | 100 cycles typical |
| Compatible Altera FPGAs | — | FLEX 6000, FLEX 8000, MAX 7000, MAX 9000 families |
| Cascade Support | — | Yes (multi-FPGA configuration chains) |
| Nível MSL | — | [DATA_NEEDED: MSL level] |