EPC1L20 vs EPC1LC20-WCEC52 Vergleich

Detaillierter Direktvergleich von EPC1L20 von Altera und EPC1LC20-WCEC52 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPC1L20 EPC1LC20-WCEC52
Marke Altera Altera
Kategorie Memory ICs Memory ICs
Lebenszyklusstatus Aktiv Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $3,75 $7,45
Speichertyp OTP Configuration PROM (Flash) OTP Configuration PROM (Anti-fuse)
Speichergröße 1 Mbit 1 Mbit (1,048,576 bits)
Configuration Clock (max) 8 MHz —
Flash Access Time 90 ns (approx.) —
Max Read Bandwidth 160 Mbps (16-bit DQ bus) —
Schnittstelle Serial / FPP configuration + JTAG (IEEE 1149.1) Serial (Altera FPP/PS configuration protocol)
Versorgungsspannung 3.3 V (typical) —
Programmability One-Time Programmable (OTP) One-Time Programmable (OTP)
Gehäuse 20-pin PLCC (9x9 mm) 20-pin PLCC (J-lead, through-hole, 9x9 mm)
Montageart Through-Hole / Socket —
Betriebstemperatur [DATA_NEEDED: operating temperature range] -40C to +85C (industrial)
JTAG / ISP Support Yes (IEEE 1149.1) —
Compatible FPGA Series Stratix, Cyclone, APEX, FLEX, ACEX, LUT-based families —
RoHS-Status [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status]
Lead-Free [DATA_NEEDED: lead-free status] [DATA_NEEDED: lead-free status]
Speicherorganisation — 212,942 x 1 bit
Configuration Clock (DCLK) — 8 MHz maximum
Supply Voltage (VCC) — 3.3 V
I/O Voltage Tolerance — 5.0 V (FPGA interface)
In-System Programmability — Yes (IEEE 1149.1 JTAG)
Package Mounting — Through-hole (also accepts PLCC socket)
Compatible FPGA Families — Cyclone, Stratix, APEX, ACEX, MAX series
Programming Interface — JTAG (IEEE Std 1149.1) ISP
Pin-Anzahl — 20
Lebenszyklusstatus — Obsolete (recommended replacement: EPCQ family or newer serial config devices)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern