EPC1TC32 vs EPC2TC32-U-CAF48 Vergleich
Detaillierter Direktvergleich von EPC1TC32 von Intel und EPC2TC32-U-CAF48 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.
Spezifikationsvergleich
| Parameter | EPC1TC32 | EPC2TC32-U-CAF48 |
|---|---|---|
| Marke | Intel | Altera |
| Kategorie | FPGA & CPLD | FPGA & CPLD |
| Lebenszyklusstatus | Obsolete | Aktiv |
| Lagerstatus | In Stock | In Stock |
| Stückpreis (USD) | $9,75 | $9,95 |
| Speichertyp | Configuration PROM (OTP EPROM) | — |
| Speichergröße | 1 Mbit | 1.6 Mb |
| Configuration Interface | Altera Serial Configuration (proprietary) | — |
| Supported FPGA Families | FLEX 10K, APEX, Mercury, ACEX 1K, Cyclone | — |
| Versorgungsspannung | 3.3 V | 3.3 V |
| Betriebstemperatur | 0 C to +70 C (commercial grade) | -40C to +85C (industrial, per data sheet) |
| Gehäuse | 32-pin TQFP (7x7 mm) | 32-TQFP (7x7 mm) |
| Pin-Anzahl | 32 | 32 |
| Programming Method | Altera ByteBlasterMV / MasterBlaster download cable | — |
| JTAG ISP Support | Not supported (EPC1 limitation) | — |
| Cascadable | No (single-device configuration only) | Yes (DATA output supports daisy-chain) |
| Configuration Pins | DATA, DCLK, nCONFIG, nSTATUS | — |
| Montageart | Surface Mount | Surface Mount |
| MSL-Level | [DATA_NEEDED: MSL level] | — |
| RoHS-Status | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS status] |
| Funktion | — | In-system programmable configuration PROM |
| Schnittstelle | — | Serial synchronous (Altera FPGA configuration) |
| Programming Interface | — | IEEE 1149.1 JTAG |
| Control Pins | — | OE, nCS, DCLK |
| Storage Technology | — | EPROM |
| DC Input Min | — | -0.3 V |
| DC Input Overshoot | — | 7.0 V for <100 mA, <20 ns |
| DC Input Undershoot | — | -2.0 V for <100 mA, <20 ns |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |