EPC1TC32 vs EPC2TC32-U-CAF48 比較
詳細な並列比較: EPC1TC32 メーカー: Intel および EPC2TC32-U-CAF48 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
仕様比較
| パラメータ | EPC1TC32 | EPC2TC32-U-CAF48 |
|---|---|---|
| ブランド | Intel | Altera |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | Obsolete | 有効 |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $9.75 | $9.95 |
| メモリタイプ | Configuration PROM (OTP EPROM) | — |
| メモリサイズ | 1 Mbit | 1.6 Mb |
| Configuration Interface | Altera Serial Configuration (proprietary) | — |
| Supported FPGA Families | FLEX 10K, APEX, Mercury, ACEX 1K, Cyclone | — |
| 電源電圧 | 3.3 V | 3.3 V |
| 動作温度 | 0 C to +70 C (commercial grade) | -40C to +85C (industrial, per data sheet) |
| パッケージ | 32-pin TQFP (7x7 mm) | 32-TQFP (7x7 mm) |
| ピン数 | 32 | 32 |
| Programming Method | Altera ByteBlasterMV / MasterBlaster download cable | — |
| JTAG ISP Support | Not supported (EPC1 limitation) | — |
| Cascadable | No (single-device configuration only) | Yes (DATA output supports daisy-chain) |
| Configuration Pins | DATA, DCLK, nCONFIG, nSTATUS | — |
| 実装タイプ | Surface Mount | Surface Mount |
| MSLレベル | [DATA_NEEDED: MSL level] | — |
| RoHS ステータス | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS status] |
| 機能 | — | In-system programmable configuration PROM |
| インターフェース | — | Serial synchronous (Altera FPGA configuration) |
| Programming Interface | — | IEEE 1149.1 JTAG |
| Control Pins | — | OE, nCS, DCLK |
| Storage Technology | — | EPROM |
| DC Input Min | — | -0.3 V |
| DC Input Overshoot | — | 7.0 V for <100 mA, <20 ns |
| DC Input Undershoot | — | -2.0 V for <100 mA, <20 ns |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |