EPC40C100 vs EPC16QC100II Vergleich

Detaillierter Direktvergleich von EPC40C100 von Altera und EPC16QC100II von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPC40C100 EPC16QC100II
Marke Altera Altera
Kategorie FPGA & CPLD Memory ICs
Lebenszyklusstatus Obsolete NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $10,50 $10,75
Memory Density 40 Mbit 16 Mbit
Device Family Enhanced Configuration Device —
Target FPGAs Stratix, Cyclone, APEX, Mercury, ACEX families —
Configuration Mode FPP (Fast Passive Parallel) / PS (Passive Serial) FPP / PSA (Fast Passive Parallel / Passive Serial Asynchronous)
Interface Voltage 2.5 V / 3.3 V —
Maximum FPP Clock Frequency 66 MHz —
Programmability In-system programmable (JTAG) In-System Programmable via IEEE 1149.1 (JTAG)
Error Detection Built-in CRC verification —
Betriebstemperaturbereich -40 C to +85 C (industrial) —
Gehäuse 100-pin EQFP (Enhanced Quad Flat Pack) 100-pin PQFP (Plastic Quad Flat Pack)
Pin Pitch 0.5 mm —
Montageart Surface Mount —
MSL-Level 3 (168 hours) 3 (per JEDEC J-STD-020)
RoHS-Status Compliant Compliant
Lead-Free Yes —
Speichertyp NOR Flash FPGA Configuration PROM (Flash-based)
Supported FPGA Families — APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K, FLEX 8000, Cyclone
Cascade Support — Yes (multi-PROM cascading supported)
Core Supply Voltage — 3.3 V
I/O Tolerance — 5 V tolerant configuration pins
Package Dimensions — 20 mm x 14 mm, 0.5 mm pitch
Lead Finish — Matte Tin (lead-free)
Betriebstemperatur — -40C to +85C (Industrial)
Configuration Pins — DCLK, DATA[0..n], nCONFIG, nSTATUS, CONF_DONE, OE
Compression Support — Yes (reduces on-PROM footprint vs uncompressed bitstream)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern