EPC4QC1C00N vs EPC4QC100 Vergleich

Detaillierter Direktvergleich von EPC4QC1C00N von Altera und EPC4QC100 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPC4QC1C00N EPC4QC100
Marke Altera Altera
Kategorie FPGA & CPLD Memory ICs
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $9,10 $11,40
Device Family Enhanced Configuration Device (EPC4) —
Memory Density 4 Mbit (4,194,304 bits) —
Supply Voltage (VCC) 3.0 V to 3.6 V (3.3 V typical) —
I/O Voltage Tolerance 3.3 V / 5 V tolerant —
Interface to FPGA Serial DATA, DCLK, nCONFIG, nSTATUS, CONF_DONE —
Configuration Data Width 4-bit multiplexed on single DATA pin —
Gehäuse 100-pin PQFP (QFP-100) 100-pin PQFP (20x14 mm)
Betriebstemperatur -40 C to +85 C (industrial) 0C to +70C (commercial)
In-System Programming JTAG (IEEE 1149.1) —
Programming Voltage On-chip generated, no external VPP —
Page Mode Yes, multi-page storage supported —
Target FPGA Families Stratix, Cyclone, APEX, Mercury, ACEX —
Configuration Clock (DCLK) [DATA_NEEDED: DCLK max frequency] —
MSL-Level 3 (per JEDEC J-STD-020) —
RoHS-Status [DATA_NEEDED: RoHS compliance status] unknown
Lead-Free [DATA_NEEDED: lead-free status] unknown
Funktion — In-System Programmable Configuration PROM for FPGAs
Speichertyp — Flash
Speichergröße — 4 Mb
Supply Voltage (Core and I/O) — 3.3 V
Maximum Configuration Clock — 66 MHz
Schnittstelle — Serial / Fast Passive (Altera FPGAs)
In-System Programmability — IEEE Std. 1532 compliant
JTAG Support — Yes (boundary scan + ISP via Jam STAPL)
nINIT_CONF Pin — Yes (triggers FPGA configuration via private JTAG instruction)
Montageart — Surface Mount
Compatible FPGA Families — Stratix, Cyclone, APEX, Mercury, ACEX

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern