EPC4QC1C00N vs EPC4QC100 Comparação

Comparação detalhada lado a lado de EPC4QC1C00N por Altera e EPC4QC100 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPC4QC1C00N EPC4QC100
Marca Altera Altera
Categoria FPGA & CPLD Memory ICs
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $9,10 $11,40
Device Family Enhanced Configuration Device (EPC4) —
Memory Density 4 Mbit (4,194,304 bits) —
Supply Voltage (VCC) 3.0 V to 3.6 V (3.3 V typical) —
I/O Voltage Tolerance 3.3 V / 5 V tolerant —
Interface to FPGA Serial DATA, DCLK, nCONFIG, nSTATUS, CONF_DONE —
Configuration Data Width 4-bit multiplexed on single DATA pin —
Encapsulamento 100-pin PQFP (QFP-100) 100-pin PQFP (20x14 mm)
Temperatura de operação -40 C to +85 C (industrial) 0C to +70C (commercial)
In-System Programming JTAG (IEEE 1149.1) —
Programming Voltage On-chip generated, no external VPP —
Page Mode Yes, multi-page storage supported —
Target FPGA Families Stratix, Cyclone, APEX, Mercury, ACEX —
Configuration Clock (DCLK) [DATA_NEEDED: DCLK max frequency] —
Nível MSL 3 (per JEDEC J-STD-020) —
Status RoHS [DATA_NEEDED: RoHS compliance status] unknown
Lead-Free [DATA_NEEDED: lead-free status] unknown
Função — In-System Programmable Configuration PROM for FPGAs
Tipo de memória — Flash
Tamanho da memória — 4 Mb
Supply Voltage (Core and I/O) — 3.3 V
Maximum Configuration Clock — 66 MHz
Interface — Serial / Fast Passive (Altera FPGAs)
In-System Programmability — IEEE Std. 1532 compliant
JTAG Support — Yes (boundary scan + ISP via Jam STAPL)
nINIT_CONF Pin — Yes (triggers FPGA configuration via private JTAG instruction)
Tipo de montagem — Surface Mount
Compatible FPGA Families — Stratix, Cyclone, APEX, Mercury, ACEX

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação