EPM240GT100C5N vs EPM240GT100I5N Vergleich

Detaillierter Direktvergleich von EPM240GT100C5N von Altera und EPM240GT100I5N von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM240GT100C5N EPM240GT100I5N
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Aktiv Aktiv
Lagerstatus In Stock In Stock
Stückpreis (USD) $9,20 $6,31
Family MAX II MAX II
Series EPM240 —
Device Type CPLD (Complex Programmable Logic Device) —
Logic Elements (LEs) 240 240
Macrocells 192 —
User I/Os 80 80
Pin-to-Pin Delay (tPD) 4.7 ns —
User Flash Memory (UFM) 8 Kbits —
Core Supply Voltage (VCCINT) 2.5 V or 3.3 V —
I/O Supply Voltage (VCCIO) 1.5 V / 1.8 V / 2.5 V / 3.3 V —
Betriebstemperatur 0C to +85C (Commercial) -40 °C to +100 °C (Industrial)
Gehäuse 100-pin TQFP (T100) 100-pin TQFP (14x14 mm, 0.5 mm pitch)
Montageart Surface Mount Surface Mount
Programmable Type In-System Programmable (ISP) via JTAG —
Configuration Memory Non-volatile Flash (instant-on) —
MSL-Level 3 —
RoHS-Status Compliant —
Product Type — CPLD (Complex Programmable Logic Device)
Equivalent Macrocells — 192
Propagation Delay (tPD) — 4.7 ns
Internal Performance (fMAX) — 304 MHz
Embedded Non-Volatile Memory — 8 Kbits user Flash
Process Technology — 0.18 µm 6-layer-metal Flash CMOS
Supply Voltage - Core (VCCINT) — 1.71 V to 1.89 V (3.3 V tolerant for MAX II G variant)
I/O Bank Voltage (VCCIO) — 1.5 V / 1.8 V / 2.5 V / 3.3 V MultiVolt I/O
Programming Interface — JTAG (IEEE 1149.1) ISP
Lead-Free / RoHS — Yes (suffix N)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern