EPM3064ALI44-10N vs EPM3064ALC44-10N Vergleich

Detaillierter Direktvergleich von EPM3064ALI44-10N von Altera und EPM3064ALC44-10N von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM3064ALI44-10N EPM3064ALC44-10N
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus NRND Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $7,80 $4,25
Series MAX 3000A —
Programmable Type In System Programmable (ISP) —
Number of Macrocells 64 —
Number of I/O 34 —
Logic Gates 1250 gates —
Number of Logic Elements/Blocks 4 LABs —
Propagation Delay (tPD) 10 ns (speed grade -10) 10 ns
Counter Frequency up to 227.3 MHz —
Supply Voltage - Core 3.3 V —
I/O Logic Level Support 5.0 V / 3.3 V / 2.5 V (MultiVolt) —
Programming Interface IEEE Std. 1149.1 JTAG —
Betriebstemperatur -40 C to +85 C (Industrial) [DATA_NEEDED: commercial / industrial grade]
Gehäuse 44-pin PLCC (J-Lead) 44-pin PLCC (LC44)
Montageart Surface Mount (socketable PLCC) Surface Mount (PLCC socket compatible)
Lead Free / RoHS Status Lead Free, RoHS Compliant —
Hot-Socketing Support Yes —
Configuration Memory CMOS EEPROM (non-volatile) CMOS EEPROM
Product Family — MAX 3000A
Device Type — CPLD (Complex Programmable Logic Device)
Macrocells — 64
Logic Array Blocks (LABs) — 4
User I/O Pins — 34
Usable Gates — 1,250
Maximum Counter Frequency — 227.3 MHz
Supply Voltage (VCCINT) — 3.0 V to 3.6 V
I/O Bank Voltage (VCCIO) — 3.0 V to 3.6 V (MultiVolt)
In-System Programmability — Yes (IEEE 1149.1 JTAG, IEEE 1532 compliant)
RoHS-Status — Compliant
Open-Drain Output Option — Yes (per I/O pin)
Output Slew-Rate Control — Programmable

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern