EPM3064ATC100-10N vs EPM3064ATI100-10N Vergleich

Detaillierter Direktvergleich von EPM3064ATC100-10N von Altera und EPM3064ATI100-10N von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM3064ATC100-10N EPM3064ATI100-10N
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Aktiv Aktiv
Lagerstatus In Stock In Stock
Stückpreis (USD) $2,43 $9,80
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 64 64
Logic Array Blocks (LABs) 2 4
Maximum User I/O Pins 66 —
Usable Gates 1,250 1,250
Pin-to-Pin Delay (tPD) 10 ns 10 ns (-10 speed grade)
Supply Voltage (VCCINT) 3.3 V (3.0 V to 3.6 V) —
In-System Programmability Yes - IEEE Std. 1149.1 JTAG, IEEE Std. 1532 —
Boundary-Scan Test (BST) Yes - JTAG compliant —
Configuration Memory Non-volatile EEPROM —
Program/Erase Cycles 100 minimum —
MultiVolt I/O Yes - 1.8 V / 2.5 V / 3.3 V / 5 V tolerant Supports 2.5 V / 3.3 V / 5 V mixed-voltage interfacing
Betriebstemperatur 0C to +70C (commercial) -40 C to +85 C (industrial)
Gehäuse 100-pin TQFP 100-pin TQFP (industrial)
Montageart Surface Mount —
RoHS-Status Compliant (lead-free) RoHS Non-Compliant
Programmable Type — In-System Programmable (ISP) via IEEE 1149.1 JTAG
Technology — CMOS EEPROM
User I/O — 66
Supply Voltage (Core / I/O) — 3.3 V
Maximum Internal Frequency — 227.3 MHz (counter)
JTAG (IEEE 1149.1) — Yes
PCI Compliance — PCI Local Bus Specification Revision 2.2 (-4/-5/-6/-7/-10 speed grades)
Lead-Free Status — Contains Lead

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern