EPM3064ATC100-10N vs EPM3064ATI100-10N Comparaison

Comparaison détaillée côte à côte de EPM3064ATC100-10N par Altera et EPM3064ATI100-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3064ATC100-10N EPM3064ATI100-10N
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Actif Actif
Statut du stock In Stock In Stock
Prix unitaire (USD) $2,43 $9,80
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 64 64
Logic Array Blocks (LABs) 2 4
Maximum User I/O Pins 66 —
Usable Gates 1,250 1,250
Pin-to-Pin Delay (tPD) 10 ns 10 ns (-10 speed grade)
Supply Voltage (VCCINT) 3.3 V (3.0 V to 3.6 V) —
In-System Programmability Yes - IEEE Std. 1149.1 JTAG, IEEE Std. 1532 —
Boundary-Scan Test (BST) Yes - JTAG compliant —
Configuration Memory Non-volatile EEPROM —
Program/Erase Cycles 100 minimum —
MultiVolt I/O Yes - 1.8 V / 2.5 V / 3.3 V / 5 V tolerant Supports 2.5 V / 3.3 V / 5 V mixed-voltage interfacing
Température de fonctionnement 0C to +70C (commercial) -40 C to +85 C (industrial)
Boîtier 100-pin TQFP 100-pin TQFP (industrial)
Type de montage Surface Mount —
Statut RoHS Compliant (lead-free) RoHS Non-Compliant
Programmable Type — In-System Programmable (ISP) via IEEE 1149.1 JTAG
Technology — CMOS EEPROM
User I/O — 66
Supply Voltage (Core / I/O) — 3.3 V
Maximum Internal Frequency — 227.3 MHz (counter)
JTAG (IEEE 1149.1) — Yes
PCI Compliance — PCI Local Bus Specification Revision 2.2 (-4/-5/-6/-7/-10 speed grades)
Lead-Free Status — Contains Lead

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis