EPM3064ATI44-10N vs EPM3064ATI44-10NAD Vergleich

Detaillierter Direktvergleich von EPM3064ATI44-10N von Altera und EPM3064ATI44-10NAD von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM3064ATI44-10N EPM3064ATI44-10NAD
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $3,95 $4,10
Family MAX 3000A MAX 3000A
Product Type CPLD (Complex Programmable Logic Device) —
Macrocells 64 64
Usable Gates 1250 1,250
User I/Os 34 —
Dedicated Inputs 4 —
Logic Blocks 4 —
Pin-to-Pin Delay 10 ns (-10 speed grade) —
Maximum Frequency (fMAX) 100 MHz —
Programmable Type In-System Programmable (EEPROM) —
ISP Interface IEEE Std. 1149.1 (JTAG) —
ISP Standard Compliance IEEE Std. 1532 —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 3.3 V or 2.5 V (MultiVolt) —
Betriebstemperatur -40C to +85C (Industrial, "N" suffix) -40C to +85C (Industrial)
Gehäuse 44-pin TQFP TQFP-44
Process Technology CMOS EEPROM —
Boundary-Scan Test Built-in (JTAG) —
Montageart Surface Mount Surface Mount
Lead-Free Status Contains Lead (per digchip datasheet excerpt) —
RoHS-Status Non-Compliant (per digchip datasheet excerpt) Compliant
Logic Array Blocks (LABs) — 4 (16 macrocells each)
User I/Os (max) — 34
Pin-to-Pin Delay (tPD) — 10 ns
Setup Time (tSU) — 4.5 ns
Core Voltage (VCCINT) — 3.3 V
I/O Voltage (VCCIO) — 3.3 V or 2.5 V
Programming Interface — JTAG (IEEE Std. 1532 compliant)
In-System Programmable — Yes

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern