EPM3256AFC256-10 vs EPM3256AFI256-10 Vergleich
Detaillierter Direktvergleich von EPM3256AFC256-10 von Altera und EPM3256AFI256-10 von Intel. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.
Altera
EPM3256AFC256-10 - 256-Macro CPLD MAX 3000A | Intel / Altera | FBGA-256
EPM3256AFC256-10 ⚠ Letzte BestellmöglichkeitIntel
EPM3256AFI256-10 - 256-Macrocell CPLD, 10ns, FBGA-256 | Intel
EPM3256AFI256-10 ⚠ Letzte BestellmöglichkeitSpezifikationsvergleich
| Parameter | EPM3256AFC256-10 | EPM3256AFI256-10 |
|---|---|---|
| Marke | Altera | Intel |
| Kategorie | FPGA & CPLD | FPGA & CPLD |
| Lebenszyklusstatus | Letzte Kaufgelegenheit | Letzte Kaufgelegenheit |
| Lagerstatus | In Stock | In Stock |
| Stückpreis (USD) | $19,95 | $12,40 |
| Family | MAX 3000A | MAX 3000A |
| Logic Family | CMOS (EEPROM-based) | — |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macro Cells | 256 | — |
| Usable Gates | 5,000 | — |
| Logic Array Blocks (LABs) | 16 (16 macrocells each) | — |
| Maximum User I/Os | 161 | — |
| Propagation Delay (tPD) | 10 ns | 10 ns |
| Internal Counter Frequency (fCNT) | 95.2 MHz | — |
| Supply Voltage (VCCINT) | 3.3 V | — |
| I/O Voltage Tolerance | 5.0 V tolerant | — |
| In-System Programmability | Yes (3.3 V ISP via JTAG IEEE 1149.1) | — |
| Betriebstemperatur | 0°C to +70°C (Commercial) | -40C to +85C (Industrial) |
| Gehäuse | 256-ball FBGA (Fine-Line BGA) | — |
| Pitch | [DATA_NEEDED: BGA ball pitch] | — |
| Montageart | Surface Mount | Surface Mount (BGA) |
| RoHS-Status | [DATA_NEEDED: RoHS compliance status] | [DATA_NEEDED: RoHS compliance status] |
| Macrocells | — | 256 |
| User I/Os | — | 161 |
| Logic Elements / LABs | — | 16 Logic Elements per LAB |
| Supply Voltage - Core | — | 3.3 V |
| I/O Voltage Support | — | 5.0 V / 3.3 V / 2.5 V (MultiVolt I/O) |
| Programmability | — | In-System Programmable (ISP) via IEEE 1149.1 JTAG |
| Process Technology | — | CMOS EEPROM |
| Package Type | — | FBGA-256 (FineLine BGA) |
| Speed Grade | — | -10 (10 ns pin-to-pin) |