EPM3512AFC256-19 vs EPM3512AFC256-7N Vergleich

Detaillierter Direktvergleich von EPM3512AFC256-19 von Altera und EPM3512AFC256-7N von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM3512AFC256-19 EPM3512AFC256-7N
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus NRND Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $10,85 $61,00
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 512 512
Usable Gates 10000 10,000
Logic Array Blocks (LABs) 16 —
Maximum Operating Frequency 80 MHz —
Pin-to-Pin Delay (tPD) 7.5 ns —
Speed Grade -19 —
User I/O Pins 208 —
Gehäuse 256-ball FineLine BGA (FC) 256-pin FineLine BGA (FBGA-256), 1.0 mm pitch
Supply Voltage VCCINT 3.3 V —
I/O Supply Voltage VCCIO 2.5 V or 3.3 V (5.0 V tolerant inputs) —
Programming Interface JTAG (IEEE 1149.1) / ISP (IEEE 1532) JTAG (IEEE 1149.1)
Process Technology 0.30 µm CMOS EEPROM CMOS EEPROM, 0.30 um
Betriebstemperatur -40C to +85C (industrial) 0 C to 70 C (commercial)
Non-volatile Configuration Yes (EEPROM-based) —
Montageart Surface Mount Surface Mount
RoHS-Status [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Product Type — CPLD (Complex Programmable Logic Device)
User I/Os — 208
Logic Blocks — 16 (32 macrocells each)
Propagation Delay (tPD) — 7.5 ns
Maximum Internal Frequency (fMAX) — 116.3 MHz
Core Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 3.3 V or 2.5 V
5V Tolerant I/O — Yes
In-System Programmability — IEEE Std. 1532 compliant

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern