EPM3512AFC256-5C vs EPM3512AFC256-7 Vergleich

Detaillierter Direktvergleich von EPM3512AFC256-5C von Altera und EPM3512AFC256-7 von Intel. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Intel
EPM3512AFC256-7 EPM3512AFC256-7 - 512-Macrocell MAX 3000A CPLD, 7.5ns, BGA-256 | Intel

EPM3512AFC256-7 - 512-Macrocell MAX 3000A CPLD, 7.5ns, BGA-256 | Intel

EPM3512AFC256-7 ⚠ Letzte Bestellmöglichkeit

Spezifikationsvergleich

Parameter EPM3512AFC256-5C EPM3512AFC256-7
Marke Altera Intel
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Letzte Kaufgelegenheit
Lagerstatus In Stock In Stock
Stückpreis (USD) $28,95 $58,40
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 512
Usable Gates 10,000 10,000
Maximum Operating Frequency 95.2 MHz —
Pin-to-Pin Delay (tPD) 5 ns —
Supply Voltage - Core (VCCINT) 3.3 V 3.0 V to 3.6 V (3.3 V typ.)
I/O Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V (banked MultiVolt I/O) 5.0 V / 3.3 V / 2.5 V (MultiVolt)
User I/O Pins 212 (max) 212
Gehäuse 256-ball FBGA, 17 mm × 17 mm, 1.0 mm pitch 256-ball FineLine BGA (FBGA-256)
Betriebstemperatur 0 °C to +70 °C (commercial, "C" grade) [DATA_NEEDED: operating temperature grade]
Programming Interface IEEE Std. 1532 / JTAG (4-wire) in-system programmable —
Montageart Surface Mount Surface Mount
RoHS-Status [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Technology EEPROM-based macrocell, non-volatile —
Logic Array Blocks (LABs) — 16
Pin-to-Pin Logic Delay — 7.5 ns
Counter Frequency (max) — 227.3 MHz
Programming — EEPROM, IEEE 1149.1 JTAG ISP (IEEE 1532-compliant)
Configuration Memory — Non-volatile EEPROM

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern