EPM3512AFC256-5C vs EPM3512AFC256-7 Comparaison

Comparaison détaillée côte à côte de EPM3512AFC256-5C par Altera et EPM3512AFC256-7 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AFC256-5C EPM3512AFC256-7
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Dernier achat
Statut du stock In Stock In Stock
Prix unitaire (USD) $28,95 $58,40
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 512
Usable Gates 10,000 10,000
Maximum Operating Frequency 95.2 MHz —
Pin-to-Pin Delay (tPD) 5 ns —
Supply Voltage - Core (VCCINT) 3.3 V 3.0 V to 3.6 V (3.3 V typ.)
I/O Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V (banked MultiVolt I/O) 5.0 V / 3.3 V / 2.5 V (MultiVolt)
User I/O Pins 212 (max) 212
Boîtier 256-ball FBGA, 17 mm × 17 mm, 1.0 mm pitch 256-ball FineLine BGA (FBGA-256)
Température de fonctionnement 0 °C to +70 °C (commercial, "C" grade) [DATA_NEEDED: operating temperature grade]
Programming Interface IEEE Std. 1532 / JTAG (4-wire) in-system programmable —
Type de montage Surface Mount Surface Mount
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Technology EEPROM-based macrocell, non-volatile —
Logic Array Blocks (LABs) — 16
Pin-to-Pin Logic Delay — 7.5 ns
Counter Frequency (max) — 227.3 MHz
Programming — EEPROM, IEEE 1149.1 JTAG ISP (IEEE 1532-compliant)
Configuration Memory — Non-volatile EEPROM

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis